ICETEK-F2812-A評(píng)估板所附帶的源程序
標(biāo)簽： ICETEK-F 2812 評(píng)估板
上傳時(shí)間： 2013-06-25
上傳用戶：ccsp11
帶24位AD轉(zhuǎn)換的51單片機(jī)MSC1210及其應(yīng)用，介紹DALLAS的51單片機(jī)
上傳時(shí)間： 2013-05-24
上傳用戶：brucewan
STC單片機(jī)AD轉(zhuǎn)換子程序，采用C語(yǔ)言編寫(xiě)，姚公的匯編看起來(lái)費(fèi)勁兒，還有內(nèi)部EEPROM的讀寫(xiě)
標(biāo)簽： STC-AD-EEPROM 15883879
上傳時(shí)間： 2013-07-10
上傳用戶：111111112
基于at89c52單片機(jī)，用ad芯片lm358，測(cè)量模擬電壓
上傳時(shí)間： 2013-04-24
上傳用戶：腳趾頭
數(shù)據(jù)采集是信號(hào)與信息系統(tǒng)中一個(gè)重要的組成部分，也是數(shù)字信號(hào)處理的關(guān)鍵環(huán)節(jié)。本論文主要介紹一種基于FPGA的數(shù)據(jù)采集系統(tǒng)，提出一種由高速A/D轉(zhuǎn)換芯片、高性能FPGA和PCI總線接口組成的數(shù)據(jù)采集系統(tǒng)方案及其的硬件電路實(shí)現(xiàn)方法。該系統(tǒng)利用AD器件對(duì)信號(hào)進(jìn)行放大、差分轉(zhuǎn)換和模數(shù)轉(zhuǎn)換，利用FPGA設(shè)計(jì)內(nèi)部模塊和時(shí)鐘信號(hào)來(lái)進(jìn)行電路控制及實(shí)現(xiàn)數(shù)據(jù)緩存、數(shù)據(jù)傳遞等功能，最后通過(guò)PCI邏輯接口把暫存在FPGA的數(shù)據(jù)傳送到PC主機(jī)。FPGA作為采集系統(tǒng)的核心部件，完成了內(nèi)部數(shù)字電路設(shè)計(jì)，使系統(tǒng)具有很高的可適應(yīng)性、可擴(kuò)展性和可調(diào)試性。 本論文從研究數(shù)據(jù)采集的理論出發(fā)，重點(diǎn)研究了A/D模數(shù)轉(zhuǎn)換、FPGA芯片設(shè)計(jì)及PCI總結(jié)接口設(shè)計(jì)，完成了系統(tǒng)的各級(jí)電路硬件設(shè)計(jì)，并通過(guò)系統(tǒng)仿真驗(yàn)證了系統(tǒng)的可行性。
標(biāo)簽： FPGA 數(shù)據(jù)采集 系統(tǒng)研究
上傳時(shí)間： 2013-04-24
上傳用戶：小楊高1
頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域。目前，常用的頻率合成技術(shù)有直接式頻率合成，鎖相頻率合成和直接數(shù)字頻率合成(DDS)。本次設(shè)計(jì)是利用FPGA完成一個(gè)DDS系統(tǒng)并利用該系統(tǒng)實(shí)現(xiàn)模擬信號(hào)的數(shù)字化調(diào)頻。 DDS是把一系列數(shù)字量形式的信號(hào)通過(guò)D/A轉(zhuǎn)換形成模擬量形式的信號(hào)的合成技術(shù)。主要是利用高速存儲(chǔ)器作查尋表，然后通過(guò)高速D/A轉(zhuǎn)換器產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其他任意波形)。一個(gè)典型的DDS系統(tǒng)應(yīng)包括：相位累加器，可在時(shí)鐘的控制下完成相位的累加；相位碼—幅度碼轉(zhuǎn)換電路，一般由ROM實(shí)現(xiàn)；DA轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號(hào)。DDS系統(tǒng)可以很方便地獲得頻率分辨率很精細(xì)且相位連續(xù)的信號(hào)，也可以通過(guò)改變相位字改變信號(hào)的相位，因此也廣泛用于數(shù)字調(diào)頻和調(diào)相。本次數(shù)字化調(diào)頻的基本思想是利用AD轉(zhuǎn)換電路將模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)，同時(shí)用該數(shù)字信號(hào)與一個(gè)固定的頻率字累加，形成一個(gè)受模擬信號(hào)幅度控制的頻率字，從而獲得一個(gè)頻率受模擬信號(hào)的幅度控制的正弦波，即實(shí)現(xiàn)了調(diào)頻。該DDS數(shù)字化調(diào)頻方案的硬件系統(tǒng)是以FPGA為核心實(shí)現(xiàn)的。使用Altera公司的ACEX1K系列FPGA，整個(gè)系統(tǒng)由VHDL語(yǔ)言編程，開(kāi)發(fā)軟件為MAX+PLUSⅡ。經(jīng)過(guò)實(shí)際測(cè)試，該系統(tǒng)在頻率較低時(shí)與理論值完全符合，但在高頻時(shí)，受器件速度的限制，波形有較大的失真。
標(biāo)簽： FPGA DDS 數(shù)字化 調(diào)頻
上傳時(shí)間： 2013-06-14
上傳用戶：ljt101007
07電子設(shè)計(jì)大賽論文 2007年全國(guó)電子設(shè)計(jì)大賽論文（A~J題）
標(biāo)簽： 2007 全國(guó)電子 設(shè)計(jì)大賽 論文
上傳時(shí)間： 2013-05-26
上傳用戶：qoovoop
介紹單電源、低功耗、高精度 A/D轉(zhuǎn)換器 AD7714的特點(diǎn)、內(nèi)部寄存器結(jié)構(gòu)和外部接口；詳細(xì)闡述 AD7714與單片機(jī) AT89C51的接口技術(shù)。
上傳時(shí)間： 2013-06-30
上傳用戶：CSUSheep
本文介紹一種多通道的 12 位串行A/D 轉(zhuǎn)換器TLV2543 的功能特點(diǎn)和工作過(guò)程，討論了軟件編程輸入數(shù)據(jù)對(duì)器件工作方式的選擇，簡(jiǎn)要敘述了器件時(shí)的工作時(shí)序，并給出TLV2543 與8
標(biāo)簽： D-TLV 87C51 2543 接口應(yīng)用
上傳時(shí)間： 2013-07-23
上傳用戶：zhangsan123
IPC-A-610D 電子組件的可接受性
上傳時(shí)間： 2013-04-24
上傳用戶：tdyoung
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
