程佩青 數字信號處理 第四版 課后答案 低通濾波單元濾除信號的部分高頻成分，防止模數轉換時失去原信號的基本特征。模數轉換單元每隔一段時間測量一次模擬信號，并將測量結果用二進制數表示。 數字信號處理單元實際上是一個計算機，它按照指令對二進制的數字信號進行計算。例如，將聲波信號與一個高頻正弦波信號相乘，可實現幅度調制。實際上，數字信號往往還要變回模擬信號，才能發揮它的作用。例如，無線電是電磁波通過天線向外發射的，這時的電磁波只能是模擬信號。
標簽： 數字信號處理
上傳時間： 2018-07-28
上傳用戶：linda0307
步驟一 按快捷鍵Ctrl+N新建A4大小空白橫向文檔，并填充顏色為淺綠色。 步驟二 選擇工具箱中的“貝塞爾工具”繪制荷葉，使用“形狀工具”進行節點調整。填充輪廓色和填充色。 步驟三 在工具箱中選擇“網狀填充工具”設置網格中的行列數為3*3，鼠標框選中間4個節點，統一填充顏色為（R：0，G:153，B：51）。 步驟四 選擇“貝塞爾工具”繪制荷葉葉脈，由于所畫線條是不連接的單一曲線，所以繪制時可以借助鍵盤上的“空格”鍵來進行切換。 步驟五 接著利用“貝塞爾工具”依照前面的方法繪制出不同形態的葉子并Ctrl+G群組。 步驟六 用“貝塞爾工具”繪制荷葉莖部，按F12鍵調整曲線寬度為3，自定義顏色值為（C：70，M:0，Y：100，K：0），然后執行“對象”→“將輪廓轉換為對象”命令，再次按F12鍵添加寬度為細線的（C：78，M:19，Y：76，K：0）的顏色值，調整順序到后層。 步驟七 選擇一片群組合過的葉子，進行位圖模糊處理，放在畫面后面，達到近實遠虛的視覺效果。 步驟八 選擇“貝塞爾工具”繪制花瓣，借助網狀填充工具填充粉色到洋紅色，按Ctrl鍵繪制一個正圓，按F12把圓加粗，然后執行“對象”→“將輪廓轉換為對象”命令（Ctrl+Shift+Q）。 步驟九 繪制各種形態的荷花造型，并群組圖形。
上傳時間： 2018-08-03
上傳用戶：cjmktt
百度網盤RAR 網盤，又稱網絡U盤、網絡硬盤，是由互聯網公司推出的在線存儲服務。服務器機房為用戶劃分一定的磁盤空間，為用戶免費或收費提供文件的存儲、訪問、備份、共享等文件管理等功能，并且擁有高級的世界各地的容災備份。用戶可以把網盤看成一個放在網絡上的硬盤或U盤，不管你是在家中、單位或其它任何地方，只要你連接到因特網，你就可以管理、編輯網盤里的文件。不需要隨身攜帶，更不怕丟失。
上傳時間： 2020-12-18
上傳用戶：
《超聲手冊》是一部由南京大學出版社出版的書籍，作者是馮若。本書共分九章，全面系統地介紹了超聲物理基礎，超聲工程材料，超聲換能器，超聲檢測等等。 本書內容全面，條理清晰，既包括了超聲發展的所有主要內容，反映了國際上的最新進展，又注意報道了我國科學工作者的研究成果，是一冊極為實用的專業技術手冊。
標簽： 手冊
上傳時間： 2021-07-25
上傳用戶：mara89
FPGA讀取OV5640攝像頭數據并通過VGA或LCD屏顯示輸出的Verilog邏輯源碼Quartus工程文件+文檔說明，FPGA型號Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input clk, input rst_n, output cmos_scl, //cmos i2c clock inout cmos_sda, //cmos i2c data input cmos_vsync, //cmos vsync input cmos_href, //cmos hsync refrence,data valid input cmos_pclk, //cmos pxiel clock output cmos_xclk, //cmos externl clock input [7:0] cmos_db, //cmos data output cmos_rst_n, //cmos reset output cmos_pwdn, //cmos power down output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b, //vga blue output sdram_clk, //sdram clock output sdram_cke, //sdram clock enable output sdram_cs_n, //sdram chip select output sdram_we_n, //sdram write enable output sdram_cas_n, //sdram column address strobe output sdram_ras_n, //sdram row address strobe output[1:0] sdram_dqm, //sdram data enable output[1:0] sdram_ba, //sdram bank address output[12:0] sdram_addr, //sdram address inout[15:0] sdram_dq //sdram data);
上傳時間： 2021-12-18
上傳用戶：
Xilinx FPGA Virtex-7 全系列（AD集成封裝庫），IntLib后綴文件，PCB封裝帶3D視圖，拆分后文件為PcbLib+SchLib格式，Altium Designer原理圖庫+PCB封裝庫，集成封裝型號列表：Library Component Count : 157Name Description----------------------------------------------------------------------------------------------------XC7V2000T-1FHG1761C Virtex-7 FPGA, 1200 User I/Os, 36 GTX, 1760-Ball BGA, Speed Grade 1, Commerical Grade, Pb-FreeXC7V2000T-1FHG1761I Virtex-7 FPGA, 1200 User I/Os, 36 GTX, 1760-Ball BGA, Speed Grade 1, Industrial Grade, Pb-FreeXC7V2000T-1FLG1925C Virtex-7 FPGA, 1200 User I/Os, 16 GTX, 1924-Ball BGA, Speed Grade 1, Commercial Grade, Pb-FreeXC7V2000T-1FLG1925I Virtex-7 FPGA, 1200 User I/Os, 16 GTX, 1924-Ball BGA, Speed Grade 1, Industrial Grade, Pb-FreeXC7V2000T-2FHG1761C Virtex-7 FPGA, 1200 User I/Os, 36 GTX, 1760-Ball BGA, Speed Grade 2, Commerical Grade, Pb-FreeXC7V2000T-2FLG1925C Virtex-7 FPGA, 1200 User I/Os, 16 GTX, 1924-Ball BGA, Speed Grade 2, Commercial Grade, Pb-FreeXC7V2000T-2GFHG1761EVirtex-7 FPGA, 1200 User I/Os, 36 GTX, 1760-Ball BGA, Speed Grade 2G, Extended Grade, Pb-FreeXC7V2000T-2GFLG1925EVirtex-7 FPGA, 1200 User I/Os, 16 GTX, 1924-Ball BGA, Speed Grade 2G, Extended Grade, Pb-FreeXC7V2000T-2LFHG1761EVirtex-7 FPGA, 1200 User I/Os, 36 GTX, 1760-Ball BGA, Speed Grade 2L, Extended Grade, Pb-FreeXC7V2000T-2LFLG1925EVirtex-7 FPGA, 1200 User I/Os, 16 GTX, 1924-Ball BGA, Speed Grade 2L, Extended Grade, Pb-FreeXC7V585T-1FFG1157C Virtex-7 FPGA, 850 User I/Os, 20 GTX, 1156-Ball BGA, Speed Grade 1, Commercial Grade, Pb-FreeXC7V585T-1FFG1157I Virtex-7 FPGA, 850 User I/Os, 20 GTX, 1156-Ball BGA, Speed Grade 1, Industrial Grade, Pb-FreeXC7V585T-1FFG1761C Virtex-7 FPGA, 850 User I/Os, 36 GTX, 1760-Ball BGA, Speed Grade 1, Commercial Grade, Pb-FreeXC7V585T-1FFG1761I Virtex-7 FPGA, 850 User I/Os, 36 GTX, 1760-Ball BGA, Speed Grade 1, Industrial Grade, Pb-FreeXC7V585T-2FFG1157C Virtex-7 FPGA, 850 User I/Os, 20 GTX, 1156-Ball BGA, Speed Grade 2, Commercial Grade, Pb-FreeXC7V
上傳時間： 2021-12-22
上傳用戶：aben
華大HC32L136額溫槍方案，包含AD設計的原理圖+PCB+BOM+軟件程序及調試注意說明，采用模擬熱電堆傳感器。拿到即可以量產，詳細的電路調試說明及參數調整，2層板設計，大小為77x28mm, 雙面布局布線，AD設計的工程文件，包括完整的原理圖和PCB文件，可以做為你的設計參考。
上傳時間： 2022-01-11
上傳用戶：
電子書-MATLAB原理與工程應用 536頁
標簽： matlab
上傳時間： 2022-03-22
上傳用戶：zhaiyawei
基于Xilinx ISE的的模塊化設計示例下面是本人初學時關于模塊化設計寫的一篇博文，實例也都是自己寫的，希望給大家一個參考，代碼可能還不夠規范，比如說每一個寄存器的連線并不是都很明確的在代碼中體現出來，但是整體的設計思想還是可以借鑒的。模塊化設計應用1輸入八路十六位數據分別為a1，b1，a2，b2，a3，b3，A4，b4，將其中的a1、b1，a2、b2，a3、b3，A4、b4，分別相乘，然后將乘積相加，相加結果即為該設計的輸出。以下是模塊化設計工程的資源管理窗口中頂層模塊和子模塊的層次關系：
上傳時間： 2022-04-30
上傳用戶：kent
單片機C語言應用設計 程序實例 軟件源碼 100例
上傳時間： 2022-05-04
上傳用戶：
