JPEG2000是新一代的靜態圖像壓縮標準，它相比JPEG有很多新的特性，如漸進傳輸和感興趣區域編碼等，因而它具有廣闊的應用前景，特別是在數碼相機、PDA等便攜式設備中。 JPEG2000的核心主要包括小波變換和基于最優化截斷點的嵌入式塊編碼(EBCOT)算法，其計算復雜度遠遠高于JPEG，完全采用軟件方案實現將會占用大量的處理器時間和內存開銷，而且速度較慢，實時處理的能力較差。為了推廣JPEG2000在便攜式產品、消費類電子產品中的應用，打開巨大的潛在市場，研究硬件實現的算法實時處理方案具有重要的應用價值。 EBCOT算法是一個兩層的編碼引擎，其中的上下文編碼的運算量約占到總運算量的50％，是提高編碼速度的關鍵算法之一。由于上下文編碼大部分都是邏輯運算，沒有復雜的數學運算，但邏輯控制流程復雜繁瑣，對存儲器訪問頻繁，采用DSP或者其他的通用處理器通過指令控制實現該算法，未能顯著提高編碼速度。本文采用FPGA芯片，以電路邏輯的方式來實現該算法并進行優化，在研究和分析了上下文編碼算法運算特點的基礎上，設計了列判斷和交錯存儲相結合的硬件實現方案，并采用硬件描述語言Verilog在寄存器傳輸級描述了相應的硬件電路。通過功能仿真和邏輯綜合后，所獲得的上下文編碼模塊最大時鐘頻率為101MHz，且能在130ms內完成對一幅512×512灰度圖像的編碼，性能比Jasper軟件中的實現方案提高了75％。 JPEG2000的一個重要特性是其具有漸進傳輸的能力，而碼流組織是獲得漸進傳輸特性的技術關鍵。碼流組織通過在輸出碼流中安排數據包的先后順序來實現漸進傳輸的目的。本文對JPEG2000中實現漸進傳輸的機制進行了分析，并研究了碼流組織的算法實現。 為了對JPEG2000算法實現進行驗證，本文設計了基于FPGA和ARM的驗證實驗平臺，其中FPGA主要完成算法中運算量較大的小波變換、上下文編碼和算術編碼，而ARM處理器則完成碼流組織、數據打包以及和PC機的通信。本文在該平臺上對所設計的上下文編碼算法和碼流組織模塊的設計進行了驗證，實驗結果表明本文設計的算法模塊功能正確，并在一定程度上提高了編碼速度。
標簽：
JPEG
2000
FPGA
編碼
上傳時間：
2013-04-24
上傳用戶：獨孤求源
