使用FPGA/CPLD設(shè)置語(yǔ)音AD、DA轉(zhuǎn)換芯片AIC23，F(xiàn)PGA/CPLD系統(tǒng)時(shí)鐘為24.576MHz
1、AIC系統(tǒng)時(shí)鐘為12.288MHz，SPI時(shí)鐘為6.144MHz
2、AIC處于主控模式
3、input bit length 16bit output bit length 16bit MSB first
4、幀同步在96KHz
標(biāo)簽：
FPGA
CPLD
AIC
23
上傳時(shí)間：
2013-12-20
上傳用戶(hù)：二驅(qū)蚊器
