add sub. and or 加法 減法...........
上傳時間： 2013-12-24
上傳用戶：ljt101007
This is a simple demo of Link List. You can Add/Del/Find a structure From/To a Link List
標簽： Link List structure simple
上傳時間： 2013-12-30
上傳用戶：xinyuzhiqiwuwu
電子系統設計基本知識（ADD）！好容易成為高手的教材！
上傳時間： 2017-08-12
上傳用戶：561596
S5933接口簡介 1.結構簡介 2、主要引腳信號 3.、后端邏輯電路設計 4.PCI配置 5.PCI總線操作寄存器組 6.ADD-ON總線操作寄存器組 7.總線3總工作方式 8.重要信號時間參數 9.FPGA狀態機設計舉例
上傳時間： 2013-12-26
上傳用戶：13160677563
Expense Tracker, which allows you to add a new expense to the database
標簽： database Expense Tracker expense
上傳時間： 2014-01-09
上傳用戶：1109003457
Application has mainly eight functions:- AD Button Ad Details Ad Request Create Add Reject Add Staff Add Staff Functionalities Staff View
標簽： Application Add functions Details
上傳時間： 2017-09-01
上傳用戶：a6697238
Received Signal Strength Indicator in PIC24 with wireless communication. Ping a char and add RSSI information to the message.
標簽： communication Indicator Received Strength
上傳時間： 2013-12-25
上傳用戶：pinksun9
The second edition of this popular book has been completely updated to add the new features of the Java Servlet API Version 2.2, and new chapters on servlet security and advanced communication. In addition to completely covering the 2.2 specification, we have included bonus material on the new 2.3 version of the specification.
標簽： completely the features edition
上傳時間： 2017-09-07
上傳用戶：wang5829
cledlabel component let you add 7 segment edit box to your application. I added floatingpointformat function that let you add float data to the screen
標簽： floatingpointformat application cledlabel component
上傳時間： 2017-09-17
上傳用戶：許小華
紋理映射在計算機圖形計算中屬于光柵化階段，處理的是像素，主要的特點是數據的吞吐量大，對實時系統來說轉換的速度是一個關鍵的因素，人們尋求各種加速算法來提高運算速度。傳統的方法是用更快的處理器，并行算法或專用硬件。隨著數字技術的發展，尤其是可編程邏輯門陣列(FPGAs)的發展，提供了一種新的加速方法。FPGAs在密度和性能上都有突破性的發展，當前的FPGA芯片已經能夠運算各種圖形算法，而在速度上與專用的圖形卡硬件相同。因此，FPGA芯片非常適合這項工作。 本文主要工作包括以下幾個方面： 1、本文提出了一種MIPmapping紋理映射優化方法，改進了MIPmapping映射細化層次算法及紋理圖像的存儲方式，減少紋理尋址的計算量，提高紋理存儲的相關性。詳細內容請閱讀第三章。 2、提出了一種MIPmapping紋理映射優化方法的硬件實現方案，該方案針對移動設備對功耗和面積的要求，以及分辨率不高的特點，在參數空間到紋理地址的計算中用定點數來實現。詳細內容請閱讀第四章。 3、實現了紋理映射流水線單元紋理地址產生電路，及紋理濾波電路的FPGA設計，并給出設計的綜合和仿真結果。詳細內容請閱讀第五章4、實現了符合IEEE 754單精度標準的乘法、乘累加及除法運算器電路。乘法器采用改進型Booth編碼電路以減少部分積數量，用Wallace對部分積進行壓縮；乘累加器采用multiply-add fused算法，對關鍵路徑進行了優化；除法器為基于改進型泰勒級數展開的查找表結構實現，查找表尺寸只有208字節，電路為固定時延，在電路尺寸、延時及復雜度方面進行了較好的平衡。
上傳時間： 2013-04-24
上傳用戶：yxvideo
