本文對(duì)基于FPGA的CCSDS圖像壓縮和AES加密算法的實(shí)現(xiàn)進(jìn)行了研究。主要完成的工作有： (1)深入研究CCSDS圖像壓縮算法，并根據(jù)其編碼方案，設(shè)計(jì)并實(shí)現(xiàn)了相應(yīng)的編解碼器。從算法性能和硬件實(shí)現(xiàn)復(fù)雜度兩個(gè)方面，將該算法與具有類(lèi)似算法結(jié)構(gòu)的JPEG2000和SPIHT圖像壓縮算法作比較分析； (2)利用硬件描述語(yǔ)言VerilogHDL實(shí)現(xiàn)CCSDS圖像壓縮算法和AES加密算法； (3)優(yōu)化算法復(fù)雜度較大的功能模塊，如小波變換模塊等。使用雙端口內(nèi)存模塊增加數(shù)據(jù)讀寫(xiě)速度，利用DSP塊處理核心運(yùn)算單元，從而很大程度上提高了模塊的運(yùn)行速度，并降低了芯片的使用面積； (4)設(shè)計(jì)并實(shí)現(xiàn)系統(tǒng)的模塊級(jí)流水線(xiàn)，在幾乎不增加占用芯片面積的情況下，提高了系統(tǒng)的數(shù)據(jù)吞吐量； (5)在QuartusⅡ和ModelSim仿真環(huán)境下對(duì)該系統(tǒng)進(jìn)行模塊級(jí)和系統(tǒng)級(jí)的功能仿真、時(shí)序仿真和驗(yàn)證。在硬件系統(tǒng)測(cè)試階段，設(shè)計(jì)并實(shí)現(xiàn)FPGA與PC機(jī)的串口通信模塊，提高了系統(tǒng)驗(yàn)證的工作效率。
標(biāo)簽： AES 圖像壓縮 加密算法
上傳時(shí)間： 2013-05-19
上傳用戶(hù)：1757122702
基于FPGA加密芯片設(shè)計(jì)論文（AES和DES算法）
標(biāo)簽： FPGA AES DES 加密
上傳時(shí)間： 2013-08-29
上傳用戶(hù)：weixiao99
介紹了AES中,SubBytes算法在FPGA的具體實(shí)現(xiàn).構(gòu)造SubBytes的S-Box轉(zhuǎn)換表可以直接查找ROM表來(lái)實(shí)現(xiàn).通過(guò)分析SubBytes算法得到一種可行性硬件邏輯電路,從而實(shí)現(xiàn)SubBytes變換的功能.
標(biāo)簽： SubBytes FPGA AES 算法
上傳時(shí)間： 2013-11-30
上傳用戶(hù)：hzy5825468
上傳時(shí)間： 2014-07-10
上傳用戶(hù)：lacsx
AES快速算法和藍(lán)牙設(shè)備中用的E0算法(用于加密)、E1算法、E2算法、E3算法（用于密鑰管理和鑒權(quán)等）等
標(biāo)簽： 算法 AES 快速算法 加密
上傳時(shí)間： 2013-12-29
上傳用戶(hù)：hewenzhi
AES候選算法,安全性高于3DES而速度快過(guò)DES
標(biāo)簽： 3DES AES DES 算法
上傳時(shí)間： 2013-12-13
上傳用戶(hù)：13681659100
AES標(biāo)準(zhǔn)加解密算法的實(shí)現(xiàn)
標(biāo)簽： AES 標(biāo)準(zhǔn) 加解密 算法
上傳時(shí)間： 2015-01-18
上傳用戶(hù)：大三三
高級(jí)加密算法實(shí)現(xiàn)AES,已經(jīng)被美國(guó)NIST機(jī)構(gòu)采用
標(biāo)簽： NIST AES 加密算法 美國(guó)
上傳時(shí)間： 2014-01-01
上傳用戶(hù)：hfmm633
java的加密解密 des aes rsa等算法
標(biāo)簽： java des aes rsa
上傳時(shí)間： 2015-01-31
上傳用戶(hù)：開(kāi)懷常笑
高級(jí)加密標(biāo)準(zhǔn)AES優(yōu)勝算法Rijndael c語(yǔ)言源代碼。
標(biāo)簽： Rijndael AES 加密 c語(yǔ)言
上傳時(shí)間： 2013-12-23
上傳用戶(hù)：coeus
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
