1.有三根桿子A,B,C。A桿上有若干碟子 2.每次移動一塊碟子,小的只能疊在大的上面 3.把所有碟子從A桿全部移到C桿上 經過研究發現，漢諾塔的破解很簡單，就是按照移動規則向一個方向移動金片： 如3階漢諾塔的移動：A→C,A→B,C→B,A→C,B→A,B→C,A→C 此外，漢諾塔問題也是程序設計中的經典遞歸問題
上傳時間： 2016-07-25
上傳用戶：gxrui1991
給定兩個集合A、B，集合內的任一元素x滿足1 ≤ x ≤ 109，并且每個集合的元素個數不大于105。我們希望求出A、B之間的關系。 任 務 ：給定兩個集合的描述，判斷它們滿足下列關系的哪一種： A是B的一個真子集，輸出“A is a proper subset of B” B是A的一個真子集，輸出“B is a proper subset of A” A和B是同一個集合，輸出“A equals B” A和B的交集為空，輸出“A and B are disjoint” 上述情況都不是，輸出“I m confused!”
標簽：
上傳時間： 2017-03-15
上傳用戶：yulg
產品型號：VK3604A 產品品牌：VINKA/永嘉微電 封裝形式：SOP16 產品年份：新年份 聯 系 人：陳銳鴻 Q Q：361 888 5898 聯系手機：188 2466 2436（信） 概述： VK3604/VK3604A具有4個觸摸按鍵，可用來檢測外部觸摸按鍵上人手的觸摸動作。該芯片具有較高的 集成度，僅需極少的外部組件便可實現觸摸按鍵的檢測。 提供了4路輸出功能，可通過IO腳選擇輸出電平，輸出模式，輸出腳結構，單鍵/多鍵和最 長輸出時間。芯片內部采用特殊的集成電路，具有高電源電壓抑制比，可減少按鍵檢測錯誤的 發生，此特性保證在不利環境條件的應用中芯片仍具有很高的可靠性。 此觸摸芯片具有自動校準功能，低待機電流，抗電壓波動等特性，為各種觸摸按鍵+IO輸 出的應用提供了一種簡單而又有效的實現方法。 特點： ? 工作電壓 2.4-5.5V ? 待機電流7uA/3.3V,14uA/5V ? 上電復位功能（POR） ? 低壓復位功能（LVR） ? 觸摸輸出響應時間：工作模式 48mS ，待機模式160mS ? 通過AHLB腳選擇輸出電平：高電平有效或者低電平有效 ? 通過TOG腳選擇輸出模式：直接輸出或者鎖存輸出 ? 通過SOD腳選擇輸出方式：CMOS輸出或者開漏輸出 ? 通過SM腳選擇輸出：多鍵有效或者單鍵有效 ? 通過MOT腳有效鍵最長輸出時間：無窮大或者16S ? 通過CS腳接對地電容調節整體靈敏度(1-47nF） ? 各觸摸通道單獨接對地小電容微調靈敏度（0-50pF） ? 上電0.25S內為穩定時間，禁止觸摸 ? 上電后4S內自校準周期為64mS，4S無觸摸后自校準周期為1S ? 封裝SOP16(150mil)(9.9mm x 3.9mm PP=1.27mm) ———————————————— 產品型號：VK3604B 產品品牌：VINKA/永嘉微電 封裝形式：TSSOP16 產品年份：新年份 聯 系 人：陳銳鴻 1.概述 VK3604B具有4個觸摸按鍵，可用來檢測外部觸摸按鍵上人手的觸摸動作。該芯片具有 較高的集成度，僅需極少的外部組件便可實現觸摸按鍵的檢測。 提供了4路直接輸出功能。芯片內部采用特殊的集成電路，具有高電源電壓抑制比，可 減少按鍵檢測錯誤的發生，此特性保證在不利環境條件的應用中芯片仍具有很高的可靠性。 此觸摸芯片具有自動校準功能，低待機電流，抗電壓波動等特性，為各種觸摸按鍵+IO 輸出的應用提供了一種簡單而又有效的實現方法。 特點 ? 工作電壓 2.4-5.5V ? 待機電流7uA/3.3V,14uA/5V ? 上電復位功能（POR） ? 低壓復位功能（LVR） ? 觸摸輸出響應時間： 工作模式 48mS 待機模式160mS ? CMOS輸出，低電平有效，支持多鍵 ? 有效鍵最長輸出16S ? 無觸摸4S自動校準 ? 專用腳接對地電容調節靈敏度(1-47nF） ? 各觸摸通道單獨接對地小電容微調靈敏度（0-50pF）. ? 上電0.25S內為穩定時間，禁止觸摸. ? 封裝 TSSOP16L(4.9mm x 3.9mm PP=1.00mm) KPP841 標準觸控IC-電池供電系列： VKD223EB --- 工作電壓/電流：2.0V-5.5V/5uA-3V 感應通道數：1 通訊界面 最長回應時間快速模式60mS，低功耗模式220ms 封裝：SOT23-6 VKD223B --- 工作電壓/電流：2.0V-5.5V/5uA-3V 感應通道數：1 通訊界面 最長回應時間快速模式60mS，低功耗模式220ms 封裝：SOT23-6 VKD233DB --- 工作電壓/電流：2.4V-5.5V/2.5uA-3V 1感應按鍵 封裝：SOT23-6 通訊界面：直接輸出，鎖存(toggle)輸出 低功耗模式電流2.5uA-3V VKD233DH ---工作電壓/電流：2.4V-5.5V/2.5uA-3V 1感應按鍵 封裝：SOT23-6 通訊界面：直接輸出，鎖存(toggle)輸出 有效鍵最長時間檢測16S VKD233DS --- 工作電壓/電流：2.4V-5.5V/2.5uA-3V 1感應按鍵 封裝：DFN6（2*2超小封裝） 通訊界面：直接輸出，鎖存(toggle)輸出 低功耗模式電流2.5uA-3V VKD233DR --- 工作電壓/電流：2.4V-5.5V/1.5uA-3V 1感應按鍵 封裝：DFN6（2*2超小封裝） 通訊界面：直接輸出，鎖存(toggle)輸出 低功耗模式電流1.5uA-3V VKD233DG --- 工作電壓/電流：2.4V-5.5V/2.5uA-3V 1感應按鍵 封裝：DFN6（2*2超小封裝） 通訊界面：直接輸出，鎖存(toggle)輸出 低功耗模式電流2.5uA-3V VKD233DQ --- 工作電壓/電流：2.4V-5.5V/5uA-3V 1感應按鍵 封裝：SOT23-6 通訊界面：直接輸出，鎖存(toggle)輸出 低功耗模式電流5uA-3V VKD233DM --- 工作電壓/電流：2.4V-5.5V/5uA-3V 1感應按鍵 封裝：SOT23-6 （開漏輸出） 通訊界面：開漏輸出，鎖存(toggle)輸出 低功耗模式電流5uA-3V VKD232C --- 工作電壓/電流：2.4V-5.5V/2.5uA-3V 感應通道數：2 封裝：SOT23-6 通訊界面：直接輸出，低電平有效 固定為多鍵輸出模式，內建穩壓電路 MTP觸摸IC——VK36N系列抗電源輻射及手機干擾： VK3601L --- 工作電壓/電流：2.4V-5.5V/4UA-3V3 感應通道數：1 1對1直接輸出 待機電流小，抗電源及手機干擾，可通過CAP調節靈敏 封裝：SOT23-6 VK36N1D --- 工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：1 1對1直接輸出 觸摸積水仍可操作，抗電源及手機干擾，可通過CAP調節靈敏封裝：SOT23-6 VK36N2P --- 工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：2 脈沖輸出 觸摸積水仍可操作，抗電源及手機干擾，可通過CAP調節靈敏封裝：SOT23-6 VK3602XS ---工作電壓/電流：2.4V-5.5V/60UA-3V 感應通道數：2 2對2鎖存輸出 低功耗模式電流8uA-3V，抗電源輻射干擾，寬供電電壓 封裝：SOP8 VK3602K --- 工作電壓/電流：2.4V-5.5V/60UA-3V 感應通道數：2 2對2直接輸出 低功耗模式電流8uA-3V，抗電源輻射干擾，寬供電電壓 封裝：SOP8 VK36N2D --- 工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：2 1對1直接輸出 觸摸積水仍可操作，抗電源及手機干擾，可通過CAP調節靈敏封裝：SOP8 VK36N3BT ---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：3 BCD碼鎖存輸出 觸摸積水仍可操作，抗電源及手機干擾，可通過CAP調節靈敏 封裝：SOP8 VK36N3BD ---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：3 BCD碼直接輸出 觸摸積水仍可操作，抗電源及手機干擾，可通過CAP調節靈敏 封裝：SOP8 VK36N3BO ---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：3 BCD碼開漏輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP8/DFN8（超小超薄體積） VK36N3D --- 工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：3 1對1直接輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP16/DFN16（超小超薄體積） VK36N4B ---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：4 BCD輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP16/DFN16（超小超薄體積） VK36N4I---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：4 I2C輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP16/DFN16（超小超薄體積） VK36N5D ---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：5 1對1直接輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP16/DFN16（超小超薄體積） VK36N5B ---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：5 BCD輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP16/DFN16（超小超薄體積） VK36N5I ---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：5 I2C輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP16/DFN16（超小超薄體積） VK36N6D --- 工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：6 1對1直接輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP16/DFN16（超小超薄體積） VK36N6B ---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：6 BCD輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP16/DFN16（超小超薄體積） VK36N6I ---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：6 I2C輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP16/DFN16（超小超薄體積） VK36N7B ---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：7 BCD輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP16/DFN16（超小超薄體積） VK36N7I ---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：7 I2C輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP16/DFN16（超小超薄體積） VK36N8B ---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：8 BCD輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP16/DFN16（超小超薄體積） VK36N8I ---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：8 I2C輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP16/DFN16（超小超薄體積） VK36N9I ---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：9 I2C輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP16/DFN16（超小超薄體積） VK36N10I ---工作電壓/電流：2.2V-5.5V/7UA-3V3 感應通道數：10 I2C輸出 觸摸積水仍可操作，抗電源及手機干擾 封裝：SOP16/DFN16（超小超薄體積） 1-8點高靈敏度液體水位檢測IC——VK36W系列 VK36W1D ---工作電壓/電流：2.2V-5.5V/10UA-3V3 1對1直接輸出 水位檢測通道：1 可用于不同壁厚和不同水質水位檢測，抗電源/手機干擾封裝：SOT23-6 備注：1. 開漏輸出低電平有效 2、適合需要抗干擾性好的應用 VK36W2D ---工作電壓/電流：2.2V-5.5V/10UA-3V3 1對1直接輸出 水位檢測通道：2 可用于不同壁厚和不同水質水位檢測，抗電源/手機干擾封裝：SOP8 備注：1. 1對1直接輸出 2、輸出模式/輸出電平可通過IO選擇 VK36W4D ---工作電壓/電流：2.2V-5.5V/10UA-3V3 1對1直接輸出 水位檢測通道：4 可用于不同壁厚和不同水質水位檢測，抗電源/手機干擾封裝：SOP16/DFN16 備注：1. 1對1直接輸出 2、輸出模式/輸出電平可通過IO選擇 VK36W6D ---工作電壓/電流：2.2V-5.5V/10UA-3V3 1對1直接輸出 水位檢測通道：6 可用于不同壁厚和不同水質水位檢測，抗電源/手機干擾封裝：SOP16/DFN16 備注：1. 1對1直接輸出 2、輸出模式/輸出電平可通過IO選擇 VK36W8I ---工作電壓/電流：2.2V-5.5V/10UA-3V3 I2C輸出 水位檢測通道：8 可用于不同壁厚和不同水質水位檢測，抗電源/手機干擾封裝：SOP16/DFN16 備注：1. IIC+INT輸出 2、輸出模式/輸出電平可通過IO選擇 KPP841
標簽： 3604 輸出 VK 體積 藍牙音箱 檢測 方式 芯片 觸控 鎖存
上傳時間： 2022-04-11
上傳用戶：shubashushi66
VIP專區-嵌入式/單片機編程源碼精選合集系列（74）資源包含以下內容：1. Using Lightweight IP with the Nios II Processor_nios2_lwip_tutorial,This tutorial familiarizes you w.2. 包含了CS8900的接口原理圖.3. NE2000兼容網卡驅動編寫指南.4. ARM開發流程 ppt文檔.5. ping指令詳解, c語言編寫.6. NIOS II UART 測試程序.7. NIOS II 與USB接口的程序.8. AD9852 串行控制子程序.9. 可以測量馬達的實際轉速,用的IC 是AT89C2051,也可以用于AT89C51.10. Keil工具Hello word源碼.11. LCD1601的液晶程序.12. LCD1602的程序.13. 電話遠程控制的想法已有一段是時間.14. 這是一個小時計的程序.15. SONY的液晶驅動程序,包括音量,亮度的調整,值得參考一下..16. CPLD在DS—FH混合擴頻通信系統中的應用.17. 基于LPC2131的SPI編程驅動,主機方式,查詢方式.18. pwm電機步進控制.19. SL811 USB 開發代碼.20. 基于UCM40的超聲波測距函數,可測0.08---2.5米距離,數值精確.21. S3C2440開發板原理圖.22. EVMDM642開發板的詳細硬件介紹及原理圖。PDF格式。.23. 經典的dds發生器ad9851vhdl的并行通信代碼.24. mpc2872系列的usb controller產生sof源碼.25. TI 的TMS320F2812芯片的開發板原理圖和說明.26. 一份基于AT89C51SND1A控制的MP3原理圖.27. 基于三星S3C2410 ARM芯片的開發板原理圖.28. EVB使用CreateProcess API 呼叫IE 撥放wma 範例.29. FlashROM的存儲控件操作源代碼.30. 鍵盤Key濾波功能源代碼.31. altera的usb下載線的制作資料.32. 嵌入式系統中,從任意一點到任意一點畫直線算法程序.33. 本程序是用VHDL語言實現對AD控制.34. 該程序應用輪換查詢的方式實現了鍵盤的掃描.35. 該程序為niosＩＩ環境下的１３０２編程可以直接應用.36. TMS320F2812原理圖設計,不是很完善。希望高人指點。.37. Mega16微打驅動.38. ACN協議 Artnet協議 DMX512-A 調光網絡.39. NIOSII 實驗指導.40. xilinx 開發板原理圖,里面含有pcb圖,自己完全可以做一塊來玩,不用買別人的,很省錢,又鍛煉了自己..
上傳時間： 2013-06-17
上傳用戶：eeworm
信號與信息處理是信息科學中近幾年來發展最為迅速的學科之一,隨著片上系統(SOC,System On Chip)時代的到來,FPGA正處于革命性數字信號處理的前沿。基于FPGA的設計可以在系統可再編程及在系統調試,具有吞吐量高,能夠更好地防止授權復制、元器件和開發成本進一步降低、開發時間也大大縮短等優點。然而,FPGA器件是基于SRAM結構的編程工藝,掉電后編程信息立即丟失,每次加電時,配置數據都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統設計中具有極其重要的價值,這也給用于可編程邏輯器件編程的配置接口電路和實驗開發設備提出了更高的要求。 本論文基于IEEE1149.1標準和USB2.0技術,完成了FPGA配置接口電路及實驗開發板的設計與實現。作者在充分理解IEEE1149.1標準和USB技術原理的基礎上,針對Altcra公司專用的USB數據配置電纜USB-Blaster,對其內部工作原理及工作時序進行測試與詳細分析,完成了基于USB配置接口的FPGA芯片開發實驗電路的完整軟硬件設計及功能時序仿真。作者最后進行了軟硬件調試,完成測試與驗證,實現了對Altera系列PLD的配置功能及實驗開發板的功能。 本文討論的USB下載接口電路被驗證能在Altera的QuartusII開發環境下直接使用,無須在主機端另行設計通信軟件,其兼容性較現有設計有所提高。由于PLD(Programmable Logic Device)廠商對其知識產權嚴格保密,使得基于USB接口的配置電路應用受到很大限制,同時也加大了自行對其進行開發設計的難度。 與傳統的基于PC并口的下載接口電路相比,本設計的基于USB下載接口電路及FPGA實驗開發板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調試NiosII嵌入式軟核處理器等明顯優勢。從成本來看,本設計的USB配置接口電路及FPGA實驗開發板與其同類產品相比有較強的競爭力。
上傳時間： 2013-04-24
上傳用戶：lingduhanya
信號與信息處理是信息科學中近幾年來發展最為迅速的學科之一,隨著片上系統(SOC,System On Chip)時代的到來,FPGA正處于革命性數字信號處理的前沿。基于FPGA的設計可以在系統可再編程及在系統調試,具有吞吐量高,能夠更好地防止授權復制、元器件和開發成本進一步降低、開發時間也大大縮短等優點。然而,FPGA器件是基于SRAM結構的編程工藝,掉電后編程信息立即丟失,每次加電時,配置數據都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統設計中具有極其重要的價值,這也給用于可編程邏輯器件編程的配置接口電路和實驗開發設備提出了更高的要求。 本論文基于IEEE1149.1標準和USB2.0技術,完成了FPGA配置接口電路及實驗開發板的設計與實現。作者在充分理解IEEE1149.1標準和USB技術原理的基礎上,針對Altcra公司專用的USB數據配置電纜USB-Blaster,對其內部工作原理及工作時序進行測試與詳細分析,完成了基于USB配置接口的FPGA芯片開發實驗電路的完整軟硬件設計及功能時序仿真。作者最后進行了軟硬件調試,完成測試與驗證,實現了對Altera系列PLD的配置功能及實驗開發板的功能。 本文討論的USB下載接口電路被驗證能在Altera的QuartusII開發環境下直接使用,無須在主機端另行設計通信軟件,其兼容性較現有設計有所提高。由于PLD(Programmable Logic Device)廠商對其知識產權嚴格保密,使得基于USB接口的配置電路應用受到很大限制,同時也加大了自行對其進行開發設計的難度。 與傳統的基于PC并口的下載接口電路相比,本設計的基于USB下載接口電路及FPGA實驗開發板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調試NiosII嵌入式軟核處理器等明顯優勢。從成本來看,本設計的USB配置接口電路及FPGA實驗開發板與其同類產品相比有較強的競爭力。
上傳時間： 2013-06-07
上傳用戶：2525775
usb blaster altera 燒寫到仿真板所需要的
上傳時間： 2017-11-08
上傳用戶：tjlidehua
本文主要介紹如何在Vivado設計套件中進行時序約束，原文出自Xilinx中文社區。 Vivado軟件相比于ISE的一大轉變就是約束文件，ISE軟件支持的是UCF(User Constraints File)，而Vivado軟件轉換到了XDC(Xilinx Design Constraints)。XDC主要基于SDC(Synopsys Design Constraints)標準，另外集成了Xilinx的一些約束標準，可以說這一轉變是Xilinx向業界標準的靠攏。Altera從TimeQuest開始就一直使用SDC標準，這一改變，相信對于很多工程師來說是好事，兩個平臺之間的轉換會更加容易些。
上傳時間： 2018-07-13
上傳用戶：yalsim
Altium Designer常用器件集成庫PCB封裝庫原理圖庫3D庫元件庫集成庫原理圖器件型號列表：76個13W3 2N7002 74HC0474HC0874HC244D74HC595 74LS138 80508550 8P4R_0603ADM2582EADM3053AS5145B AT24C02BAT54SBUZZ BatteryCCT6806CD4001CD4053CapacitorDS18B20Diode Diode SchottkyFP6101FT2232DFUSEHMC5883LINA118IR2010IR2101SIR2136SIRF1010EIRFP7404ISO7240InductorLEDLF444LG9110SLM339LM393LMV7239MAX232MCP2551MCP6022MCP6024MPU6050Mic2941Micro SD CardMicro USBNuMicro-M051OPTOISOIPESDxS2UATPT2272PVI1050PhonejackResistanceSN65VHD230STC12LE5202STM32F103CBT6STM32F103RBT6STM32F103VCT6STM32F407VSwitchTJA1050TLV5638ITMS320F28035PAGTMS320F28035PNTOP242U18UC3854ULN2803USB A-BVBUS Xtal 集成庫PCB封裝列表：76個8P4R_060313W30805DBC04-BBT_CR1220BUZZC0201C0402C0603C0805C1206CD127CPX-32CRYSTALD1206DC-0003DC-0005DIP-4DIP-6DIP-8DO-201ADDO-214AADO-214ABDO-214ACF5mmFUSEFUSE_001FUSE_LFUSE2HC-49/U-SHDRX3L-330uHLCC-24NLPCC-16NLQFP-48LQFP-64LQFP-80Micro SD CardMicro USBR0201R0402R0603R0805R1206R1210R2512SDRH5D18-220NSIP-3SMD CRYSTALSMD-8SOIC-4SOIC-8SOIC-14SOIC-16SOIC-16WSOIC-18SOIC-20SOIC-24SOIC-28SOT-23SOT23-5SOT23-6SWSwitch1TD-19XATO-92TO-92ATO-220-2TO-220ATO-220BTO-247ACTO-263-5TQFP-100TSSOP-16USB DIPUSB-A
標簽： altium designer pcb
上傳時間： 2022-02-12
上傳用戶：
ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
