該文就多媒體信息的主體之一-圖像信號(hào)的壓縮和解壓進(jìn)行了分析,并結(jié)合實(shí)際課題所設(shè)計(jì)的數(shù)字圖像監(jiān)控系統(tǒng)對(duì)其中的圖像解碼過(guò)程進(jìn)行了軟硬件的實(shí)現(xiàn).首先我們?cè)?b>ANALOG DEVICE公司的ADSP-2189上進(jìn)行了解碼系統(tǒng)的驗(yàn)證,就解碼輸出的質(zhì)量進(jìn)行了主觀評(píng)價(jià).通過(guò)軟件仿真,我們還進(jìn)一步得到了解碼過(guò)程中,哪些指令占用較多的指令執(zhí)行時(shí)間,哪些指令會(huì)成為硬件實(shí)現(xiàn)時(shí)的瓶頸.它為我們的FPGA優(yōu)化設(shè)計(jì)提供了理論上的依據(jù).綜合考慮設(shè)計(jì)方案的復(fù)雜程度、系統(tǒng)規(guī)模、系統(tǒng)時(shí)延、器件成本等各項(xiàng)因素,通過(guò)對(duì)各種FPGA器件性能與開發(fā)工具的選擇比較,決定選用Altera公司的FLEX10K器件來(lái)做最終的硬件實(shí)現(xiàn).它不僅為圖像解碼系統(tǒng)的ASIC實(shí)現(xiàn)做了一定的理論分析和技術(shù)準(zhǔn)備,也為FPGA技術(shù)在數(shù)字信號(hào)處理領(lǐng)域的應(yīng)用開辟了新的研究方向.在硬件設(shè)計(jì)過(guò)程中,根據(jù)FPGA技術(shù)的優(yōu)點(diǎn),采用"自上而下"和"自下而上"相結(jié)合的設(shè)計(jì)方法,將整個(gè)系統(tǒng)進(jìn)行功能模塊分割并分別實(shí)現(xiàn).所有處理模塊均采用VERILIG語(yǔ)言編寫,對(duì)其中的主要模塊都進(jìn)行了優(yōu)化設(shè)計(jì).通過(guò)這些優(yōu)化不僅提高了解壓性能,還減少了處理時(shí)間和所占用的硬件空間.最后通過(guò)仿真表明了所實(shí)現(xiàn)的圖像解碼系統(tǒng)具有良好的性能,具有一定的使用價(jià)值.
標(biāo)簽：
FPGA
數(shù)字圖像
監(jiān)控系統(tǒng)
片的設(shè)計(jì)
上傳時(shí)間：
2013-06-26
上傳用戶：再見大盤雞
