隨著電信業的迅猛發展，電信網絡總體規模不斷擴大，網絡結構日益復雜先進。作為通訊支撐系統的通訊用基礎電源系統，市場需求逐年增加，其動力之源的重要性也日益突出。龐大的電信網絡高效、安全、有序的正常運行，對通信電源系統的品質提出了越來越嚴格的要求，推動了通信電源向著高效率、高頻化、模塊化、數字化方向發展。 本文在廣泛了解通信電源的行業現狀和研究熱點的基礎上，深入研究了開關電源的基本原理及相關技術，重點分析了開關電源功率因數技術及移相全橋軟開關PWM技術的基本原理，并在這基礎上設計了一款通信機房常用的48V/25A的通信電源模塊，該電源模塊由功率因數校正和DC/DC變換兩級電路組成，采用了一些最新的技術來提高電源的性能。例如，在電路拓撲中引入軟開關技術，通過采用移相全橋軟開關PWM變換器實現開關管的零電壓開通，減小功率器件損耗，提高電源效率；采用高性能的DSP芯片對電源實現數字PWM控制，克服了一般單芯片控制器由于運行頻率有限，無法產生足夠高頻率和精度的PWM輸出及無法完成單周期控制的缺陷；引入了智能控制技術，以模糊自適應PID控制算法取代傳統的PID算法，提高了開關電源的動態性能。 整篇論文以電源設計為主線，在詳細分析電路原理的基礎上，進行系統的主電路參數設計、輔助電路設計、控制回路設計、仿真研究、軟件實現。
標簽： DSP 全數字 通信
上傳時間： 2013-05-26
上傳用戶：l254587896
低電壓輸入高電壓輸出的直流變換器被廣泛地應用在太陽能光伏發電系統、風能發電系統、燃料電池系統、車載逆變器電源等電力電子裝置中。隨著電力電子技術的發展，對該類型的變換器也提出了更高的要求。 本文主要針對中小功率的升壓變換器，對串聯諧振軟開關推挽電路進行了研究分析及實驗。 文章首先對理想工作條件下的串聯諧振軟開關推挽電路進行理論、仿真分析，并通過實驗驗證了電路損耗小、效率高的特性。三種不同的控制方案：導通時間固定、關斷時間變化的PFM調制方式，導通時間變化、關斷時間固定的PFM調制方式，PWM調制方式，被分別應用到電路中。通過理論、仿真以及實驗研究，比較分析了三種控制方案的優缺點，特別是對軟開關特性、輸出電壓調節及適用范圍等問題做了細致分析。文章還對應用在串聯諧振軟開關推挽電路中的變壓器作了一定研究分析。根據變壓器的機理，對該電路中特有變壓器的高變比問題和漏感問題展開分析，并提出工藝和設計原理上的相應的解決方案。 為進一步實現能量的高效轉換，提出了基于雙變壓器結構拓撲的串聯諧振軟開關推挽電路，并進行了有關理論分析、仿真和實驗研究。同單變壓器電路相比，該電路具有開關損耗小、變壓器損耗小、效率更高的優點，實驗結果充分驗證了以上結論。
標簽： 串聯諧振 軟開關 推挽電路
上傳時間： 2013-04-24
上傳用戶：關外河山
通用異步收發器(Universal Asynchronous Receiver Transmitter，UART)是一種能同時支持短距離和長距離數據傳輸的串行通信接口，被廣泛應用于微機和外設之間的數據交換。像8251、NS8250、NS16550等都是常用的UART芯片，但是這些專用的串行接口芯片的缺點是數據傳輸速率比較慢，難以滿足高速率數據傳輸的場合，而更重要的就是它們都具有不可移植性，因此要利用這些芯片來實現PC機和FPGA芯片之間的通信，勢必會增加接口連線的復雜程度以及降低整個系統的穩定性和有效性。 本課題就是針對UART的特點以及FPGA設計具有可移植性的優勢，提出了一種基于FPGA芯片的嵌入式UART設計方法，其中主要包括狀態機的描述形式以及自頂向下的設計方法，利用硬件描述語言來編制UART的各個子功能模塊以及頂層模塊，之后將其集成到FPGA芯片的內部，這樣不僅能解決傳統UART芯片的缺點而且同時也使整個系統變得更加具有緊湊性以及可靠性。 本課題所設計的LIART支持標準的RS-232C傳輸協議，主要設計有發送模塊、接收模塊、線路控制與中斷仲裁模塊、Modem控制模塊以及兩個獨立的數據緩沖區FIFO模塊。該模塊具有可變的波特率、數據幀長度以及奇偶校驗方式，還有多種中斷源、中斷優先級、較強的抗干擾數據接收能力以及芯片內部自診斷的能力，模塊內分開的接收和發送數據緩沖寄存器能實現全雙工通信。除此之外最重要的是利用IP模塊復用技術設計數據緩沖區FIFO，采用兩種可選擇的數據緩沖模式。這樣既可以應用于高速的數據傳輸環境，也能適合低速的數據傳輸場合，因此可以達到資源利用的最大化。 在具體的設計過程中，利用Synplify Pro綜合工具、ModelSim仿真工具、ISE集成的軟件開發環境中對各個功能模塊進行綜合優化、仿真驗證以及下載實現。各項數據結果表明，本課題中所設計的UART滿足預期設計目標。
標簽： FPGA 異步收發器
上傳時間： 2013-08-02
上傳用戶：rocketrevenge
擴頻通信，即擴展頻譜通信技術(Spread Spectrum Communication)，它與光纖通信、衛星通信一同被譽為進入信息時代的三大高技術通信傳輸方式。 擴頻通信是將待傳送的信息數據用偽隨機編碼序列，也即擴頻序列(SpreadSequence)調制，實現頻譜擴展后再進行傳輸。接收端則采用相同的編碼進行解調及相關處理，恢復出原始信息數據。 擴頻通信系統與常規的通信系統相比，具有很強的抗人為干擾，抗窄帶干擾，抗多徑干擾的能力，并具有信息隱蔽、多址保密通信等特點。 現場可編輯門陣列FPGA(Field Programmable Gate Array)提供了極強的靈活性，可讓設計者開發出滿足多種標準的產品。FPGA所固有的靈活性和性能也可讓設計者緊跟新標準的變化，并能提供可行的方法來滿足不斷變化的標準要求。 EDA 工具的出現使用戶在對FPGA設計的輸入、綜合、仿真時非常方便。EDA打破了軟硬件之間最后的屏障，使軟硬件工程師們有了真正的共同語言，使目前一切仍處于計算機輔助設計(CAD)和規劃的電子設計活動產生了實在的設計實體論文對擴頻通信系統和FPGA設計方法進行了相關研究，并且用Altera公司的最新的FPGA開發平臺QuartusII實現了一個基帶擴頻通信系統的發送端部分，最后用軟件Protel99SE設計了相應的硬件電路。 該系統的設計主要分為兩個部分。第一部分是用QuartusII軟件設計了系統的VHDL語言描述代碼，并對系統中每個模塊和整個系統進行相應的功能仿真和時序時延仿真；第二部分是設計了以FPGA芯片EP1C3T144C8N為核心的系統硬件電路，并進行了相關測試，完成了預定的功能。
標簽： FPGA 直接序列 擴頻通信
上傳時間： 2013-07-26
上傳用戶：15679277906
本項目完成的是基于中國“數字電視地面廣播傳輸系統幀結構、信道編碼和調制”國家標準的發射端系統FPGA設計與實現。在本設計中，系統采用了Stratix系列的EP1S80F1020C5 FPGA為基礎構建的主硬件處理平臺。對于發射端系統，數據處理部分的擾碼器(隨機化)、前向糾錯編碼(FEC)、符號星座映射、符號交織、系統信息復用、頻域交織、幀體數據處理(OFDM調制)、同步PN頭插入、以及信號成形4倍插值滾降濾波器(SRRC)等各模塊都是基于FPGA硬件設計實現的。其中關鍵技術：TDS-OFDM技術及其和絕對時間同步的復幀結構、信號幀的頭和幀體保護技術、低密度校驗糾錯碼(LDPC)等，體現了國標的自主創新特點，為數字電視領域首次采用。其硬件實現，亦尚未有具體產品參考。 本文首先介紹了當今國內外數字電視的發展現狀，中國數字電視地面廣播傳輸國家標準的頒布背景。并對國標系統技術原理框架，發端系統的整體結構以及FPGA設計的相關知識進行了簡要介紹。在此基礎上，第三章重點、詳細地介紹了基于FPGA實現的發射端系統各主要功能模塊的具體結構設計，論述了系統中各功能模塊的FPGA設計和實現，包括設計方案、算法和結構的選取、FPGA實現、仿真分析等。第四章介紹了對整個系統的級連調試過程中，對系統結構進行的優化調整，并對級連后的整個系統的性能進行了仿真、分析和驗證。作者在項目中完成的工作主要有： 1.閱讀相關資料，了解并分析國標系統的技術結構和原理，分解其功能模塊。 2.制定了基于國標的發端系統FPGA實現的框架及各模塊的接口定義。 3.調整和改進了3780點IFFT OFDM調制模塊及滾降濾波器模塊的FPGA設計并驗證。 4.完成了擾碼器、前向糾錯編碼、符號星座映射、符號交織、系統信息復用、頻域交織、幀體數據處理、同步PN頭插入、以及信號成形4倍插值滾降濾波器等功能模塊的FPGA設計和驗證。 5.在系統級連調試中，利用各模塊數據結構特點，優化系統模塊結構。 6.完成了整個發射端系統FPGA部分的調試、分析和驗證。
標簽： FPGA 數字電視 地面廣播
上傳用戶：zzbbqq99n
本文論述了嵌入式TCP/IP協議棧的實現，介紹了TCP/IP協議棧的原理，以及硬線實現TCP/IP協議棧的意義和應用。 第一章為緒論，介紹論文研究的目的、內容、意義和國內外研究發展的現狀。 第二章介紹FPGA設計的流程和Verilog HDL設計語言。著重介紹了FPGA的代碼輸入、編譯、綜合、仿真和下載等等步驟，并且介紹了FPGA設計中使用到的EDA軟件。介紹了Verilog HDL語言的起源，以及Verilog HDL語言的優缺點，并與VHDL語言進行了簡單的比較。 第三章介紹嵌入式系統要實現的經過剪裁的TCP/IP協議棧的內容。著重介紹了要實現的TCP/IP協議棧的子協議，包括TCP協議、UDP協議、IP協議、ARP協議、ICMP協議。在介紹這些協議的時候，介紹了這些協議的工作原理，以及這些協議要用到的報文的格式。 第四章介紹實現剪裁的TCP/IP協議棧的實現，具體介紹的經過剪裁的TCP/IP各個模塊的設計工作。這個部分著重介紹各個模塊的設計方法，實現各個模塊的過程。在設計完這些模塊后，對這些模塊的仿真進行了仿真。 第五章是全文的總結，概括了作者在這次畢業設計中的主要工作和課題的意義，同時指出了進一步工作的方向和需要解決的問題。
標簽： TCPIP FPGA 嵌入式
上傳時間： 2013-07-04
上傳用戶：leesuper
隨著以太網技術的不斷發展，網絡的傳輸速度已經由最初的10M發展到現在的10,000M。用可編程邏輯器件(FPGA)實現以太網控制器與其它SOC系統的互連成為當前的研究熱點。本文闡述了MAC層的FPGA設計、仿真及測試；介紹了整個系統的內部結構、模塊劃分，并對各個模塊的設計過程進行了詳細闡述，接著介紹了開發環境和驗證工具，同時給出測試方案、驗證數據、實現結果及時序仿真波形圖。 對MAC層的主要功能模塊如:發送模塊、接收模塊、MAC流程控制模塊、寄存器模塊、MⅡ接口模塊和主機接口模塊以及CRC，CSMA/CD，HASH表等算法給出了基于FPGA及硬件描述語言的解決方法。 本課題針對以下三個方面進行了研究并取得一定的成果: 1)FPGA開發平臺的硬件實現。選用Xilinx公司的XC3S1000-FT256-4-C和ATMEL公司的ARM9200作為測試的核心器件，采用LXT971芯片作為物理層芯片，AT91RM9200作為數據輸入源和雙blockram作為幀緩存搭建FPGA硬件驗證開發平臺。 2)基于FPGA實現以太網控制器。用VerilogHDL語言構建以太網控制器，實現CSMA/CD協議、10M/100M自適應以及與物理層MⅡ接口等。 3)采用片上系統通用的WS接口。目的是便于與具有通用接口的片上系統互連，也為構建SOC上處理器提供條件。 本論文實現了一個基于WS總線接口可裁減的以太網MAC控制器IP軟核，為設計具有自主知識產權的以太網MAC控制器積累了經驗。同時，為與其它WS接口的控制器實現直接互連創造了條件，對高層次設計這一先進ASIC設計方法也有了較為深入的認識。
標簽： 10M100M FPGA 以太網控制器
上傳時間： 2013-07-17
上傳用戶：bruce
PWM(脈沖寬度調制)是一種利用數字信號來控制模擬電路的控制技術，廣泛應用于電源、電機、伺服系統、通信系統、電子控制器、功率控制等電力電子設備。PWM技術在逆變電路中的應用最為廣泛，也是變頻技術的核心，同時在機床，液壓位置控制系統等機械裝置中也發揮著重要的作用。PWM技術已經成為控制領域的一個熱點，因此研究PWM發生器對于基礎理論的發展和技術的改進都有十分重要的意義。 論文研究的主要內容是用任意波形作為調制信號通過特定的方法來產生所需要的PWM波形，任意波形的合成和PWM波形的生成是兩個主要任務。任意波形的合成是課題設計的一個難點，也是影響系統性能的關鍵因素之一。論文中波形合成采用直接數字頻率合成(DDS)技術來實現。DDS技術以相位為地址，通過查找離散幅度數據進行波形合成，具有輸出波形相位變化連續、分辨率高、頻率轉換速率快的優點，而且通過設置控制字可靈活方便地改變輸出頻率，是目前波形合成的主流方法。 實現PWM發生器的設計方法有多種。在綜合比較了單片機、DSP、ARM等常用開發工具特點的基礎上，本文提出了一種以可編程邏輯器件(PLD)為主體，單片機輔助配合的設計方法。隨著計算機技術和微電了技術的迅速發展，可編程邏輯器件的集成度和容量越來越大，基于PLD的設計方法正逐步成為一種主流于段，是近些年來電子系統設計的一個熱點。整個系統分為模擬波形產生、單片機控制電路、FPGA內部功能模塊三大部分。FPGA部分的設計是以Altera公司的Quartus Ⅱ軟件為開發平臺，采用VHDL語言為主要輸入手段來完成內部各功能模塊的設計輸入、編譯、仿真等調試工作，目標載體選用性價比比較高的Altera公司的CycloneⅡ系列的器件；單片機控制電路主要負責控制字的設置和顯示，波形數據的接受與發送；用MATLAB軟件完成仟意波形的繪制和模擬任務。 論文共分五章，詳細介紹了課題的背景、PWM發生器的發展和應用以及選題的目的和意義等，論述了系統設計方案的可行性，對外圍電路和FPAG內部功能模塊的設計方法進行了具體說明，并對仿真結果、系統的性能、存在的問題和改進方法等進行了分析和闡述。整個設計滿足PWM發生器的任務和功能要求，設計方法可行。
標簽： FPGA PWM 發生器
上傳用戶：ommshaggar
互聯網、移動通信、星基導航是21世紀信息社會的三大支柱產業，而GPS系統的技術水平和發展歷程代表著全世界衛星導航系統的發展狀況。目前，我國已經成為GPS的使用大國，衛星導航產業鏈也已基本形成。然而，我們對GPS核心技術的研究還不夠深入，我國GPS產品的核心部分多數還是靠進口。 GPS接收機工作時，為了將本地信號和接收到的信號同步，要完成復雜的信號處理過程。其中，如何捕獲衛星信號并保持對信號的跟蹤是最重要的核心技術。很多研究者提出了多種解決方法，但這些方法多數都只停留在理論階段，無法應用于GPS接收機系統進行實時處理。 本課題在分析了多種現有算法的基礎上，研究設計了基于FPGA的GPS信號捕獲與跟蹤系統。在研究過程中，首先利用Nemerix公司的GPS芯片組設計制作了GPS接收機模塊，它能正常穩定地工作，并可用作GPS基帶信號處理的研究平臺；該平臺可實時地輸出GPS數字中頻信號；本課題在中頻信號的基礎上深入研究了GPS信號的捕獲與跟蹤技術。先詳細分析比較了幾種GPS信號捕獲方法，給出了步進相關的捕獲方案；接著分析了跟蹤環路的特點，給出了鎖頻環和鎖相環交替工作跟蹤載波以及載波輔助偽碼的跟蹤方案，并最終實現了這些方案。 本課題設計的GPS信號捕獲與跟蹤處理系統是通過硬件和軟件協同工作的方式實現的。硬件電路主要實現數據速率高、邏輯簡單的相關器功能；而基于MicroBlaze軟處理器的軟件主要實現數據速率低、邏輯復雜的功能。本文給出了硬件電路的詳細設計、仿真結果以及軟件設計的詳細流程。 本課題最終在FPGA上實現了GPS信號的捕獲與跟蹤功能，而且系統的性能良好。由此可以得出結論：本設計能夠滿足系統功能和性能的要求，可以直接用于實時GPS接收機系統的設計中，為自主設計GPS接收機奠定了基礎。 本課題的研究得到了大連市信息產業局集成電路設計專項的資助，項目名稱是“定位與通信集成功能的SOC設計”，研究成果將在2008年上半年投入試用。
標簽： FPGA GPS 信號捕獲
上傳用戶：1583060504
一般由信源發出的數字基帶信號含有豐富的低頻分量，甚至直流分量，這些信號往往不宜直接用于傳輸，易產生碼間干擾進而直接影響傳輸的可靠性，因而要對其進行編碼以便傳輸。傳統的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路復雜。FPGA(現場可編程門陣列)作為一種新興的可編程邏輯器件，具有較高的集成度，能將編解碼電路集成在一片芯片上，而HDB3碼(三階高密度雙極性碼)具有解碼規則簡單，無直流，低頻成份少，可打破長連0和提取同步方便等優點。基于上述情況，本文提出了基于FPGA的}tDB3編譯碼設計方案。 該研究的總體設計方案包括用MATLAB進行HDB3編譯碼算法的驗證，基于FPGA的HDB3碼編譯碼設計與仿真，結果分析與比較三大部分。為了保證該設計的可靠性，首先是進行編譯碼的算法驗證；其次通過在FPGA的集成設計環境QuartusⅡ軟件中完成HDB3碼的編譯、綜合、仿真等步驟，通過下載電纜下載到特定的FPGA芯片上，用邏輯分析儀進行時序仿真；最后將算法驗證結果與仿真結果作一對比，分析該研究的可行性與可靠性。 研究表明，基于FPGA的HDB3編譯碼設計具有體積小，譯碼簡單，編程靈活，集成度高，可靠等優點。
標簽： FPGA HDB3 編譯碼
上傳用戶：teddysha
蟲蟲下載站版權所有 京ICP備2021023401號-1
