AK100高性能ARM專用仿真器，支持ARM7 / ARM9 / Cortex-M0 / Cortex-M1 / Cortex-M3 / XSCALE 等內核的全系列仿真，包括Thumb模式。后續(xù)還會支持ARM10 / ARM11 / Cortex-R4 / Cortex-A8等內核的全系列仿真。
上傳時間： 2013-11-18
上傳用戶：13925096126
AK100高性能ARM專用仿真器，支持ARM7 / ARM9 / Cortex-M0 / Cortex-M1 / Cortex-M3 / XSCALE 等內核的全系列仿真，包括Thumb模式。后續(xù)還會支持ARM10 / ARM11 / Cortex-R4 / Cortex-A8等內核的全系列仿真。
上傳時間： 2014-12-27
上傳用戶：butterfly2013
AK100高性能ARM專用仿真器，支持ARM7 / ARM9 / Cortex-M0 / Cortex-M1 / Cortex-M3 / XSCALE 等內核的全系列仿真，包括Thumb模式。后續(xù)還會支持ARM10 / ARM11 / Cortex-R4 / Cortex-A8等內核的全系列仿真。
上傳時間： 2013-11-04
上傳用戶：朗朗乾坤
NXP半導體設計的LPC3000系列ARM芯片，適用于要求高性能和低功耗結合的嵌入式應用中。 NXP通過使用90納米的處理技術，將一個帶有矢量浮點協(xié)處理器的ARM926EJ-S CPU內核與一系列包括USB On-The-Go在內的標準外設結合起來，從而實現(xiàn)LPC3000的性能目標。LPC3000系列ARM可工作在高于266MHz的CPU頻率下。ARM926EJ-S CPU內核加入5級流水處理并采用哈佛結構。該內核還具有一個完整的存儲器管理單元（MMU），以提供支持現(xiàn)代操作系統(tǒng)多程序設計所需的虛擬存儲器功能。ARM926EJ-S CPU內核還包含了帶有單周期MAC操作的一系列DSP指令擴展，以及Jazelle Java字節(jié)代碼執(zhí)行。NXP實現(xiàn)的器件具有一個32kB指令高速緩存和32kB數(shù)據(jù)高速緩存。
上傳時間： 2013-11-20
上傳用戶：xiaowei314
ARM指令集(2) 1．跳轉指令 在ARM中有兩種方式可以實現(xiàn)程序的跳轉：一種是刀‘轉指令；另一種是直接向PC寄存器（R15）中寫入目標地址值。 通過直接向PC寄存器中寫入目標地址值可以實現(xiàn)在46B地址空間中任意跳轉，這種跳轉指令又稱為長跳轉。如果在長跳轉指令之前使用MOV LR，PC等指令，則可以保存將來返回的地址值，這樣就實現(xiàn)了在46B地址空間中的子程序調用。 在ARM版本5及以上的體系中，實現(xiàn)了ARM指令集和Thumb指令集的混合使用。指令使用目標地址值的bit［0］來確定目標程序的類型。bit［0］的值為1時，目標程序為Thumb指令；bit［0］值為0時，目標程序為ARM指令。 在ARM版本5以前的體系中，傳送到PC寄存器中的目標地址值的低兩位bits［1∶0］被忽略，跳轉指令只能在ARM指令集中執(zhí)行，即程序不能從ARM狀態(tài)切換到Thumb狀態(tài)。非T系列ARM版本5體系不含Thumb指令，當程序試圖切換到Thumb狀態(tài)時，將產(chǎn)生未定義指令異常中斷。 ARM跳轉指令可以從當前指令向前或向后的32MB地址空間跳轉。這類跳轉指令有以下4種。
上傳時間： 2013-11-20
上傳用戶：妄想演繹師
arm指令集(1) ARM跳轉指令可以從當前指令向前或向后的32MB地址空間跳轉。這類跳轉指令有以下4種。 （1）B 跳4專指令 B〔條件） （地址） B指令屬于ARM指令集，是最簡單的分支指令。一旦遇到一個B指令，ARM處理器將立即跳轉到給定的地址，從那里繼續(xù)執(zhí)行。注意：存儲在分支指令中的實際值是相對當前R15的值的一個偏移量，而不是一個絕對地址。它的值由匯編器來計算，是24位有符號數(shù)，左移兩位后有符號擴展為32位，表示的有效偏移位為26位（＋／－ 32 MB）。 （2）BL 帶返回的跳轉指令 BI，〔條件） （地址） BL指令也屬于ARM指令集，是另一個分支指令。就在分支之前，在寄存器R14中裝載上R15的內容，因此可以重新裝載R14到R15中來返回到這個分支之后的那個指令處執(zhí)行，它是子例程的一個基本但強力的實現(xiàn)。 （3）BLX 帶返回和狀態(tài)切換的跳轉指令 BLX ＜地址＞ BLX指令有兩種格式，第1種格式的BLX指令記作BLX（1）。BLX（1）從ARM指令集跳轉到指令中指定的目標地址，并將程序狀態(tài)切換到Thumb狀態(tài)，該指令同時將PC寄存器的內容復制到LR寄存器中。 BLX（1）指令屬于無條件執(zhí)行的指令。 第2種格式的BLX指令記作BLX（2）。BLX（2）指令從ARM指令集跳轉到指令中指定的目標地址，目標地址的指令可以是ARM指令，也可以是Thumb指令。目標地址放在指令中的寄存器＜dest＞中，該地址的bit［0］值為0，目標地址處的指令類型由CPSR中的T位決定。該指令同時將PC寄存器的內容復制到LR寄存器中。 （4）BX 帶狀態(tài)切換的跳轉指令 BX（條件） （dest） BX指令跳轉到指令中指定的目標地址，目標地址處的指令可以是ARM指令，也可以是Thumb指令。目標地址值為指令的值和0xFl·FFFFFF做“與”操作的結果，目標地址處的指令類型由寄存器決定。
上傳時間： 2014-12-27
上傳用戶：laomv123
Luminary半導體ARM單片機選型指南
上傳時間： 2013-10-29
上傳用戶：jcljkh
ARM調試
上傳時間： 2013-11-22
上傳用戶：sssl
ARM處理器的工作模式 ARM處理器狀態(tài) ARM微處理器的工作狀態(tài)一般有兩種，并可在兩種狀態(tài)之間切換：第一種為ARM狀態(tài)，此時處理器執(zhí)行32位的字對齊的ARM指令；第二種為Thumb狀態(tài)，此時處理器執(zhí)行16位的、半字對齊的Thumb指令。在程序的執(zhí)行過程中，微處理器可以隨時在兩種工作狀態(tài)之間切換，并且，處理器工作狀態(tài)的轉變并不影響處理器的工作模式和相應寄存器中的內容。但ARM微處理器在開始執(zhí)行代碼時，應該處于ARM狀態(tài)。 ARM處理器狀態(tài) 進入Thumb狀態(tài)：當操作數(shù)寄存器的狀態(tài)位（位0）為1時，可以采用執(zhí)行BX指令的方法，使微處理器從ARM狀態(tài)切換到Thumb狀態(tài)。此外，當處理器處于Thumb狀態(tài)時發(fā)生異常（如IRQ、FIQ、Undef、Abort、SWI等），則異常處理返回時，自動切換到Thumb狀態(tài)。 進入ARM狀態(tài)：當操作數(shù)寄存器的狀態(tài)位為0時，執(zhí)行BX指令時可以使微處理器從Thumb狀態(tài)切換到ARM狀態(tài)。此外，在處理器進行異常處理時，把PC指針放入異常模式鏈接寄存器中，并從異常向量地址開始執(zhí)行程序，也可以使處理器切換到ARM狀態(tài)。ARM處理器模式 ARM微處理器支持7種運行模式，分別為：用戶模式(usr)：ARM處理器正常的程序執(zhí)行狀態(tài)。快速中斷模式(fiq)：用于高速數(shù)據(jù)傳輸或通道處理。外部中斷模式(irq)：用于通用的中斷處理。管理模式(svc)：操作系統(tǒng)使用的保護模式。數(shù)據(jù)訪問終止模式(abt)：當數(shù)據(jù)或指令預取終止時進入該模式，可用于虛擬存儲及存儲保護。系統(tǒng)模式(sys)：運行具有特權的操作系統(tǒng)任務。定義指令中止模式(und)：當未定義的指令執(zhí)行時進入該模式，可用于支持硬件協(xié)處理器的軟件仿真。ARM處理器模式 ARM微處理器的運行模式可以通過軟件改變，也可以通過外部中斷或異常處理改變。大多數(shù)的應用程序運行在用戶模式下，當處理器運行在用戶模式下時，某些被保護的系統(tǒng)資源是不能被訪問的。 除用戶模式以外，其余的所有6種模式稱之為非用戶模式，或特權模式；其中除去用戶模式和系統(tǒng)模式以外的5種又稱為異常模式，常用于處理中斷或異常，以及需要訪問受保護的系統(tǒng)資源等情況。ARM寄存器 ARM處理器共有37個寄存器。其中包括：31個通用寄存器，包括程序計數(shù)器(PC)在內。這些寄存器都是32位寄存器。以及6個32位狀態(tài)寄存器。 關于寄存器這里就不詳細介紹了，有興趣的人可以上網(wǎng)找找，很多這方面的資料。異常處理 當正常的程序執(zhí)行流程發(fā)生暫時的停止時，稱之為異常，例如處理一個外部的中斷請求。在處理異常之前，當前處理器的狀態(tài)必須保留，這樣當異常處理完成之后，當前程序可以繼續(xù)執(zhí)行。處理器允許多個異常同時發(fā)生，它們將會按固定的優(yōu)先級進行處理。當一個異常出現(xiàn)以后，ARM微處理器會執(zhí)行以下幾步操作：進入異常處理的基本步驟：將下一條指令的地址存入相應連接寄存器LR，以便程序在處理異常返回時能從正確的位置重新開始執(zhí)行。將CPSR復制到相應的SPSR中。根據(jù)異常類型，強制設置CPSR的運行模式位。強制PC從相關的異常向量地址取下一條指令執(zhí)行，從而跳轉到相應的異常處理程序處。如果異常發(fā)生時，處理器處于Thumb狀態(tài)，則當異常向量地址加載入PC時，處理器自動切換到ARM狀態(tài)。 ARM微處理器對異常的響應過程用偽碼可以描述為： R14_ = Return LinkSPSR_= CPSRCPSR[4:0] = Exception Mode NumberCPSR[5] = 0 ；當運行于 ARM 工作狀態(tài)時If == Reset or FIQ then；當響應 FIQ 異常時，禁止新的 FIQ 異常CPSR[6] = 1PSR[7] = 1PC = Exception Vector Address異常處理完畢之后，ARM微處理器會執(zhí)行以下幾步操作從異常返回：將連接寄存器LR的值減去相應的偏移量后送到PC中。將SPSR復制回CPSR中。若在進入異常處理時設置了中斷禁止位，要在此清除。
上傳時間： 2013-11-15
上傳用戶：hanbeidang
關鍵詞 LM3S2016、CTM系列隔離CAN收發(fā)器摘 要 基于32位Luminary ARM的CAN節(jié)點設計
標簽： Luminary CAN ARM 節(jié)點設計
上傳時間： 2013-10-13
上傳用戶：guanliya
