matlab下
matlab下,使用dspbuilder實現(xiàn)的ask調(diào)制模塊的源碼...
matlab下,使用dspbuilder實現(xiàn)的ask調(diào)制模塊的源碼...
2006altera大賽-基于軟核Nios的寬譜正弦信號發(fā)生器設(shè)計:摘要:本設(shè)計運用了基于 Nios II 嵌入式處理器的 SOPC 技術(shù)。系統(tǒng)以 ALTERA公司的 Cyclone 系列 FPGA 為數(shù)字平臺,將微處理器、總線、數(shù)字頻率合成器、存儲器和 I/O 接口等硬件設(shè)備集中在一片 FPGA ...
用Verilog語言實現(xiàn)信號發(fā)生器,包括AM,F(xiàn)M,PM,ASK,PSK,FSK調(diào)制。...
FPGA很有價值的27實例.rar 包括 LED控制VHDL程序與仿真 2004.8修改.doc; LED控制VHDL程序與仿真; LCD控制VHDL程序與仿真 2004.8修改; LCD控制VHDL程序與仿真; ADC0809 VHDL控制程序; TLC5510 VHDL控制程序; ...
This tutorial attempts to get you started developing with the Win32 API as quickly and clearly as possible. It is meant to be read as a whole, so plea...