用fpga高效率的設(shè)計(jì)FIR濾波器\r\n里面有原理介紹，具體如何實(shí)施設(shè)計(jì)
上傳時(shí)間： 2013-08-13
上傳用戶：asdfasdfd
基礎(chǔ)性試驗(yàn)\r\n實(shí)踐性試驗(yàn)\r\n綜合性試驗(yàn)\r\n提升性試驗(yàn)\r\n交通燈設(shè)計(jì)
上傳時(shí)間： 2013-08-13
上傳用戶：Breathe0125
提出了一種利用FPGA技術(shù)解決ARINC429通信的實(shí)現(xiàn)方案,該方案不僅使國內(nèi)的ARINC429通信設(shè)備擺脫了對(duì)國外ASIC電路的依賴,還降低了設(shè)備成本,并且克服了國外ASIC電路的不足,實(shí)現(xiàn)了任意長度數(shù)據(jù)幀的群收和群發(fā)功能,具有較好的應(yīng)用前景。利用該方案研制的ARINC429數(shù)據(jù)通信卡,已成功應(yīng)用于空空導(dǎo)彈測(cè)控設(shè)備中。\r\n
上傳時(shí)間： 2013-08-13
上傳用戶：極客
]本文介紹了如何利用CPLD(復(fù)雜可編程邏輯器件)與單片機(jī)的結(jié)合實(shí)現(xiàn)并行I／\r\nO(輸入／輸出)接口的擴(kuò)展。該設(shè)計(jì)與用8255做并行I／O接口相比，與單片機(jī)軟件完全兼容，\r\n同時(shí)擁有速度快，功耗低，價(jià)格便宜，使用靈活等特點(diǎn)
標(biāo)簽： CPLD 如何利用 單片機(jī) 并行
上傳時(shí)間： 2013-08-14
上傳用戶：xa_lgy
】本文介紹了一個(gè)使用單片機(jī)和CPLD聯(lián)合控制步進(jìn)電機(jī)的方案。首先闡明步進(jìn)電機(jī)的工作原理及控制方法，然后\r\n提出了系統(tǒng)的軟硬件設(shè)計(jì)框架，詳細(xì)討論了單片機(jī)和CPLD的邏輯接口問題和交換數(shù)據(jù)的協(xié)議，以及用狀態(tài)機(jī)來設(shè)計(jì)脈沖分配器\r\n的方法。
標(biāo)簽： CPLD 用單片機(jī) 控制 步進(jìn)電機(jī)
上傳時(shí)間： 2013-08-14
上傳用戶：y13567890
摘 要：介紹了直接數(shù)字頻率合成 (DDS) 技術(shù)的基本原理，給出了基于Altera公司FPGA器件的一個(gè)三相正弦信號(hào)發(fā)生器的設(shè)計(jì)方案，同時(shí)給出了其軟件程序和仿真結(jié)果。仿真結(jié)果表明：該方法生成的三相正弦信號(hào)具有對(duì)稱性好、波形失真小、頻率精度高等優(yōu)點(diǎn)，且輸出頻率可調(diào)。\r\n關(guān)鍵詞：直接數(shù)字頻率合成；現(xiàn)場(chǎng)可編程門陣列；FPGA；三相正弦信號(hào)
標(biāo)簽： DDS 數(shù)字頻率合成
上傳時(shí)間： 2013-08-14
上傳用戶：kernor
基于FPGA的SPI控制器.doc,包括FPGA實(shí)現(xiàn)地源代碼和協(xié)議的基本介紹\\r\\n
上傳時(shí)間： 2013-08-14
上傳用戶：lili123
FSK/PSK調(diào)制頂層文件\r\n，正弦波模塊 \r\n，正弦波模塊初始化文件\r\n，振幅調(diào)整及波形選擇模塊\r\n，頻率顯示值地址產(chǎn)生模塊\r\n，頻率步進(jìn)鍵核心模塊\r\n，彈跳消除電路
上傳時(shí)間： 2013-08-14
上傳用戶：sdq_123
pulse_sequence.vhd 并行脈沖控制器\r\nlight.vhd.vhd 交通脈沖控制器\r\ndivision1.vhd 電壓脈沖控制器中的分頻\r\nad.vhd 電壓脈沖控制器中的A/D控制\r\ncode.vhd 電壓脈沖控制器中的脈沖運(yùn)算模塊\r\nvoltage2.bdf 電壓脈沖控制系統(tǒng)
上傳時(shí)間： 2013-08-15
上傳用戶：Zxcvbnm
基于ARM 微控制器配置FPGA 的實(shí)現(xiàn)\r\n摘 要:介紹了基于ARM 內(nèi)核的ATMEL AT91FR4081 微控制器以J TAG 的ISP 方式配置XILINX\r\nXC2S150PQ208 FPGA 的實(shí)現(xiàn)過程。這是一種靈活和經(jīng)濟(jì)的FPGA 的配置方法。介紹了ISP 和J TAG 的原\r\n理、系統(tǒng)實(shí)現(xiàn)的流程、硬件電路設(shè)計(jì)、J TAG 驅(qū)動(dòng)算法的實(shí)現(xiàn)和配置時(shí)間的測(cè)試結(jié)果。
標(biāo)簽： XILINXFPGA ATMEL 4081 JTAG
上傳時(shí)間： 2013-08-15
上傳用戶：gououo
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
