基于QUARTUSII軟件 實(shí)現(xiàn)FPGA（ATERA CYCLONE II系列）與SD卡SD模式通信\r\n所用語言位verilog HDL
標(biāo)簽： QUARTUSII CYCLONE ATERA FPGA
上傳時(shí)間： 2013-08-20
上傳用戶：it男一枚
基于QUARTUSII軟件 實(shí)現(xiàn)FPGA（ATERA CYCLONE II系列）與SD卡SD模式通信 所用語言位verilog HDL
標(biāo)簽： QUARTUSII CYCLONE verilog ATERA
上傳時(shí)間： 2013-12-25
上傳用戶：qilin
用verilog寫的4*4小鍵盤按鍵檢測(cè)程序。本工程已經(jīng)編譯好。可以直接在ATERA DE1 Fpga開發(fā)板上運(yùn)行
標(biāo)簽： verilog ATERA Fpga DE1
上傳時(shí)間： 2016-09-17
上傳用戶：fnhhs
花了半個(gè)月才改好的ATERA DE1/DE2 ps2 IP 驅(qū)動(dòng)核。放在FPGA工程目錄下可以直接使用。本IP能夠驅(qū)動(dòng)PS/2鍵盤和鼠標(biāo)。使用時(shí)只要調(diào)用HAL目錄下的文件即可以直接使用！
標(biāo)簽： ATERA DE FPGA ps2
上傳時(shí)間： 2014-01-04
上傳用戶：bcjtao
ATERA的CYCLONE系列EP1C6Q240C8開發(fā)板的原理圖。
標(biāo)簽： CYCLONE 240C Q240 240
上傳時(shí)間： 2013-07-26
上傳用戶：han0097
VHDL的序列檢測(cè)源代碼，ATERA平臺(tái)下編譯通過。附詳細(xì)說明及仿真源代碼。
標(biāo)簽： VHDL 序列 檢測(cè) 源代碼
上傳時(shí)間： 2015-07-07
上傳用戶：leehom61
正交頻分復(fù)用的硬件描述語言實(shí)現(xiàn)，ATERA環(huán)境
標(biāo)簽： 正交頻分復(fù)用 硬件描述語言
上傳時(shí)間： 2016-08-16
上傳用戶：kytqcool
FPGA原理圖，ATERA公司的EP1C6Q12，本人設(shè)計(jì)，供參考
標(biāo)簽： FPGA 原理圖
上傳時(shí)間： 2017-02-24
上傳用戶：litianchu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
