當(dāng)今時(shí)代是飛速發(fā)展的信息時(shí)代，使用計(jì)算機(jī)進(jìn)行信息控制，不僅提高了工作效率，而且大大的提高了其安全性。尤其對(duì)于ATM復(fù)雜的信息管理，計(jì)算機(jī)能夠充分發(fā)揮它的優(yōu)越性。計(jì)算機(jī)進(jìn)行信息管理與信息管理系統(tǒng)的開(kāi)發(fā)密切相關(guān)，系統(tǒng)的開(kāi)發(fā)是系統(tǒng)管理的前提。本系統(tǒng)就是為了管理好管理員和用戶(hù)的信息而設(shè)計(jì)的。
上傳時(shí)間： 2017-11-11
上傳用戶(hù)：狂暴老戴
用C++實(shí)現(xiàn)ATM機(jī)登陸系統(tǒng)
上傳時(shí)間： 2017-11-26
上傳用戶(hù)：494958578
用C++實(shí)現(xiàn)ATM機(jī)登陸系統(tǒng)，包含多個(gè)類(lèi)，簡(jiǎn)單易懂
上傳時(shí)間： 2017-11-26
上傳用戶(hù)：494958578
基于客戶(hù)端和服務(wù)端的atm系統(tǒng)，具有查詢(xún)和一定的存款，取款功能。
上傳時(shí)間： 2017-12-24
上傳用戶(hù)：AY13
java編寫(xiě)的atm觸屏，查詢(xún)余額、轉(zhuǎn)賬、修改密碼、取錢(qián)和存款功能。
上傳時(shí)間： 2019-05-11
上傳用戶(hù)：xsx65
TM柜員機(jī)模擬程序,其功能為： 當(dāng)輸入給定的卡號(hào)和密碼（初始卡號(hào)和密碼為123456）時(shí)，系統(tǒng)能登錄ATM柜員機(jī)系統(tǒng)，用戶(hù)可以進(jìn)行： 1 查詢(xún)余額：初始余額為10000元 2 ATM取款：每次取款金額為100的倍數(shù)，總額不超過(guò)5000元，支取金額不允許透支。 3 ATM存款：不能出現(xiàn)負(fù)存款。 4 修改密碼：新密碼長(zhǎng)度不小于6位，不允許出現(xiàn)6位完全相同的情況，只有舊密碼正確，新密碼符合要求，且兩次輸入相同的情況下才可以成功修改密碼。
上傳時(shí)間： 2021-12-07
上傳用戶(hù)：18776564594
模擬ATM(C++程序代碼)，有需要的可以參考！
上傳時(shí)間： 2022-03-11
上傳用戶(hù)：ttalli
臺(tái)灣成功大學(xué)的關(guān)于無(wú)人機(jī)自動(dòng)駕駛控制的論文集(1) 這包共4篇，分別為： 無(wú)人飛機(jī)速度控制器設(shè)計(jì)與實(shí)現(xiàn) 無(wú)人飛行船自主性控制設(shè)計(jì)與實(shí)現(xiàn) 無(wú)人飛行載具導(dǎo)引飛控整合自動(dòng)駕駛儀參數(shù)選取之研究 無(wú)人飛行載具導(dǎo)引飛控之軟體與硬體模擬
標(biāo)簽： lunwen
上傳時(shí)間： 2013-08-03
上傳用戶(hù)：luominghua
由于集成電路產(chǎn)業(yè)在中國(guó)的飛速發(fā)展,FPGA設(shè)計(jì)技術(shù),作為一種靈活性很強(qiáng)的芯片設(shè)計(jì)技術(shù),在國(guó)內(nèi)得到廣泛的應(yīng)用.由于芯片的可升級(jí)性和開(kāi)發(fā)自主知識(shí)產(chǎn)權(quán)芯片的必要性,在北京郵電大學(xué)寬帶通信網(wǎng)絡(luò)實(shí)驗(yàn)室開(kāi)發(fā)的三層以太網(wǎng)交換機(jī)項(xiàng)目中,以太網(wǎng)口和ATM口之間的數(shù)據(jù)通道的實(shí)現(xiàn)上采用了FPGA設(shè)計(jì)方法.該文主要集中在ATM口之間的數(shù)據(jù)通道的HEC頭校驗(yàn)的FPGA實(shí)現(xiàn).并完成了硬件設(shè)計(jì)、配置、硬件測(cè)試聯(lián)調(diào)工作以及論文撰寫(xiě)工作.硬件的設(shè)計(jì)和開(kāi)發(fā)基于Protel99和Tornado/VxWorks,軟件的設(shè)計(jì)和開(kāi)發(fā)采用了標(biāo)準(zhǔn)的VHDL語(yǔ)言,開(kāi)發(fā)環(huán)境是WINDOWS,開(kāi)發(fā)工具是Xilinx公司的iSE4.1i集成開(kāi)發(fā)環(huán)境.隨著網(wǎng)絡(luò)設(shè)備的發(fā)展,位于網(wǎng)絡(luò)邊緣的設(shè)備將會(huì)變得更加靈巧,更加迎合網(wǎng)絡(luò)發(fā)展的需要,在網(wǎng)絡(luò)設(shè)備上越來(lái)越多地引入了網(wǎng)絡(luò)處理器.我們實(shí)驗(yàn)室和Intel建立了聯(lián)合實(shí)驗(yàn)室,在此基礎(chǔ)上,我們要把網(wǎng)絡(luò)處理器評(píng)估板硬件上,運(yùn)行軟件,使其成為路由器,首先要加載的就是網(wǎng)絡(luò)路由協(xié)議.由于Linux的開(kāi)放源代碼,所以我們決定采用Linux做嵌入式系統(tǒng),在上面運(yùn)行zebra的路由協(xié)議.Zebra是linux上面的開(kāi)放源代碼的路由軟件.
標(biāo)簽： FPGA 協(xié)議 網(wǎng)絡(luò)處理器
上傳時(shí)間： 2013-07-08
上傳用戶(hù)：yhm_all
SignalTap II 內(nèi)嵌邏輯分析儀是Altera 公司Quartus II 軟件中內(nèi)嵌的一種調(diào)試程序,通過(guò)把一段執(zhí)行邏輯分析功能 的代碼和客戶(hù)的設(shè)計(jì)組合在一起編譯、布局布線,完成傳統(tǒng)邏輯分析儀的功能。介紹了SignalTap II 的基本內(nèi)容、實(shí)現(xiàn)原理以及 在實(shí)際工程中的應(yīng)用環(huán)境。結(jié)合ATM交換矩陣的設(shè)計(jì)實(shí)例,詳細(xì)闡述了用SignalTapII 對(duì)FPGA 調(diào)試的具體方法和調(diào)試步驟, 以及在工程中的使用全過(guò)程。分析比較了該方法與傳統(tǒng)的外置式邏輯分析儀的優(yōu)劣,對(duì)SignalTap II 應(yīng)用條件進(jìn)行了闡述。
標(biāo)簽： SignalTapII FPGA 邏輯分析儀 調(diào)試
上傳時(shí)間： 2013-07-13
上傳用戶(hù)：古谷仁美
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<li id="cieac"></li> <rt id="cieac"></rt>