<strike id="s8kyo"></strike>
基于QUARTUSII軟件 實現(xiàn)FPGA（ATera CYCLONE II系列）與SD卡SD模式通信\r\n所用語言位verilog HDL
標(biāo)簽： QUARTUSII CYCLONE ATera FPGA
上傳時間： 2013-08-20
上傳用戶：it男一枚
基于QUARTUSII軟件 實現(xiàn)FPGA（ATera CYCLONE II系列）與SD卡SD模式通信 所用語言位verilog HDL
標(biāo)簽： QUARTUSII CYCLONE verilog ATera
上傳時間： 2013-12-25
上傳用戶：qilin
用verilog寫的4*4小鍵盤按鍵檢測程序。本工程已經(jīng)編譯好。可以直接在ATera DE1 Fpga開發(fā)板上運行
標(biāo)簽： verilog ATera Fpga DE1
上傳時間： 2016-09-17
上傳用戶：fnhhs
花了半個月才改好的ATera DE1/DE2 ps2 IP 驅(qū)動核。放在FPGA工程目錄下可以直接使用。本IP能夠驅(qū)動PS/2鍵盤和鼠標(biāo)。使用時只要調(diào)用HAL目錄下的文件即可以直接使用！
標(biāo)簽： ATera DE FPGA ps2
上傳時間： 2014-01-04
上傳用戶：bcjtao
ATera的CYCLONE系列EP1C6Q240C8開發(fā)板的原理圖。
標(biāo)簽： CYCLONE 240C Q240 240
上傳時間： 2013-07-26
上傳用戶：han0097
VHDL的序列檢測源代碼，ATera平臺下編譯通過。附詳細(xì)說明及仿真源代碼。
標(biāo)簽： VHDL 序列 檢測 源代碼
上傳時間： 2015-07-07
上傳用戶：leehom61
正交頻分復(fù)用的硬件描述語言實現(xiàn)，ATera環(huán)境
標(biāo)簽： 正交頻分復(fù)用 硬件描述語言
上傳時間： 2016-08-16
上傳用戶：kytqcool
FPGA原理圖，ATera公司的EP1C6Q12，本人設(shè)計，供參考
標(biāo)簽： FPGA 原理圖
上傳時間： 2017-02-24
上傳用戶：litianchu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<li id="w8m0u"></li>
