欧美日韩亚洲网,国产精品巨作av,亚洲乱码精品

Altera-FPGA-cPLD

Altera FPGA設計基篇

AlteraFPGA設計基篇.pdf,Altera FPGACPLD設計高級篇.pdf

標簽： Altera FPGA

上傳時間： 2013-08-07

上傳用戶：9牛10
Altera FPGA CPLD設計高級篇電子書籍

AlteraFPGACPLD設計高級篇電子書籍

標簽： Altera FPGA CPLD 電子

上傳時間： 2013-08-14

上傳用戶：哇哇哇哇哇
通過FPGA提高工業應用靈活性的5種方法

　　可編程邏輯器件（PLD）是嵌入式工業設計的關鍵元器件。在工業設計中，PLD已經從提供簡單的膠合邏輯發展到使用FPGA作為協處理器。該技術在通信、電機控制、I/O模塊以及圖像處理等應用中支持 I/O 擴展，替代基本的微控制器（MCU）或者數字信號處理器（DSP）。　　隨著系統復雜度的提高，FPGA還能夠集成整個芯片系統（SoC），與分立的 MCU、DSP、ASSP，以及 ASIC解決方案相比，大幅度降低了成本。不論是用作協處理器還是SoC，Altera FPGA在您的工業應用中都具有以下優點：　　1. 設計集成——使用FPGA作為協處理器或者SoC，在一個器件平臺上集成 IP和軟件堆棧，從而降低成本。　　2. 可重新編程能力——在一個公共開發平臺的一片 FPGA中，使工業設計能夠適應協議、IP以及新硬件功能的發展變化。　　3. 性能調整——通過FPGA中的嵌入式處理器、定制指令和IP模塊，增強性能，滿足系統要求。　　4. 過時保護——較長的 FPGA 產品生命周期，通過 FPGA 新系列的器件移植，延長工業產品的生命周期，保護硬件不會過時。　　5. 熟悉的工具——使用熟悉的、功能強大的集成工具，簡化設計和軟件開發、IP集成以及調試。

標簽： FPGA 工業應用

上傳時間： 2014-12-28

上傳用戶：rnsfing
基于Altera FPGA CPLD的電子系統設計及工程實踐

講解到位，工程例子很全，適合下載學習。

標簽： Altera FPGA CPLD 電子系統設計

上傳時間： 2013-10-29

上傳用戶：Pzj
采用高速串行收發器Rocket I/O實現數據率為2.5 G

摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。

標簽： Rocket 2.5 高速串行收發器

上傳時間： 2013-11-06

上傳用戶：smallfish
* 高斯列主元素消去法求解矩陣方程AX=B,其中A是N*N的矩陣,B是N*M矩陣 * 輸入: n----方陣A的行數 * a----矩陣A * m----矩陣B的列數 * b----矩

* 高斯列主元素消去法求解矩陣方程AX=B,其中A是N*N的矩陣,B是N*M矩陣 * 輸入: n----方陣A的行數 * a----矩陣A * m----矩陣B的列數 * b----矩陣B * 輸出: det----矩陣A的行列式值 * a----A消元后的上三角矩陣 * b----矩陣方程的解X

標簽： 矩陣 AX 高斯元素

上傳時間： 2015-07-26

上傳用戶：xauthu
這些ppt文件詳細介紹了使用Altera公司FPGA芯片編程時的注意問題

這些ppt文件詳細介紹了使用Altera公司FPGA芯片編程時的注意問題，包含時序、EBA、LPM庫等，還有一些實用技巧供學習。對于使用Altera FPGA的同志會有幫助，但全部為英文編寫，請注意。

標簽： Altera FPGA 詳細介紹

上傳時間： 2014-01-27

上傳用戶：偷心的海盜
詳細介紹了CPLD和FPGA的區別

詳細介紹了CPLD和FPGA的區別，對新手理解FPGA和CPLD有極大的幫助。

標簽： CPLD FPGA 詳細介紹

上傳時間： 2013-11-28

上傳用戶：杜瑩12345
7段數碼是純組合電路

7段數碼是純組合電路，通常的小規模專用IC，如74或4000系列的器件只能作十進制BCD碼譯碼，然而數字系統中的數據處理和運算都是2進制的，所以輸出表達都是16進制的，為了滿足16進制數的譯碼顯示，最方便的方法就是利用VHDL譯碼程序在FPGA或CPLD中實現。本項實驗很容易實現這一目的。例6-1作為7段BCD碼譯碼器的設計，輸出信號LED7S的7位分別接如圖6-1數碼管的7個段，高位在左，低位在右。例如當LED7S輸出為 "1101101" 時，數碼管的7個段：g、f、e、d、c、b、a分別接1、1、0、1、1、0、1，接有高電平的段發亮，于是數碼管顯示“5”。

標簽： 數碼組合電路

上傳時間： 2014-01-08

上傳用戶：wff
(1) 、用下述兩條具體規則和規則形式實現.設大寫字母表示魔王語言的詞匯小寫字母表示人的語言詞匯希臘字母表示可以用大寫字母或小寫字母代換的變量.魔王語言可含人的詞匯. (2) 、B→tAdA A

(1) 、用下述兩條具體規則和規則形式實現.設大寫字母表示魔王語言的詞匯小寫字母表示人的語言詞匯希臘字母表示可以用大寫字母或小寫字母代換的變量.魔王語言可含人的詞匯. (2) 、B→tAdA A→sae (3) 、將魔王語言B(ehnxgz)B解釋成人的語言.每個字母對應下列的語言.

標簽： 字母 tAdA 語言詞匯

上傳時間： 2013-12-30

上傳用戶：ayfeixiao

<sub id="wsokg"></sub>

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

Altera-FPGA-<b>cPLD</b>

Altera FPGA設計基篇

Altera FPGA CPLD設計高級篇電子書籍

通過FPGA提高工業應用靈活性的5種方法

基于Altera FPGA CPLD的電子系統設計及工程實踐

采用高速串行收發器Rocket I/O實現數據率為2.5 G

* 高斯列主元素消去法求解矩陣方程AX=B,其中A是NN的矩陣,B是NM矩陣 * 輸入: n----方陣A的行數 * a----矩陣A * m----矩陣B的列數 * b----矩

這些ppt文件詳細介紹了使用Altera公司FPGA芯片編程時的注意問題

詳細介紹了CPLD和FPGA的區別

7段數碼是純組合電路

(1) 、用下述兩條具體規則和規則形式實現.設大寫字母表示魔王語言的詞匯小寫字母表示人的語言詞匯希臘字母表示可以用大寫字母或小寫字母代換的變量.魔王語言可含人的詞匯. (2) 、B→tAdA A