亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

Altera-fpga-cpld

  • ETL-002 Altera Cyclone III系列FPGA開發(fā)板簡(jiǎn)介

    ETL-002 FPGA開發(fā)板是以Altera公司的最新系列Cyclone III中的3C10為主芯片,并提供了極為豐富的芯片外圍接口資源以及下載線,數(shù)據(jù)線以及資料光盤等。除了這些硬件外,我們還提供了十多個(gè)接口實(shí)驗(yàn),并公開了電路原理圖和實(shí)驗(yàn)的Verilog源代碼,以便于大家對(duì)照學(xué)習(xí),并可以在該開發(fā)板上進(jìn)行二次開發(fā)。

    標(biāo)簽: Cyclone Altera FPGA ETL

    上傳時(shí)間: 2013-11-21

    上傳用戶:elinuxzj

  • 基于CPLD FPGA的數(shù)字通信系統(tǒng)建模與設(shè)計(jì)

    本書主要介紹了基于cpld/fpga的數(shù)字通信系統(tǒng)的設(shè)計(jì)原理與建模方法。從通信系統(tǒng)的組成、eda概述及建模的概念開始(第1~2章),圍繞數(shù)字通信系統(tǒng)的vhdl設(shè)計(jì)與建模兩條主線,講述了常用基本電路的建模與vhdl編程設(shè)計(jì)(第3章),詳細(xì)地介紹了數(shù)字通信基帶信號(hào)的編譯碼、復(fù)接與分接、同步信號(hào)提取、數(shù)字通信基帶和頻帶收發(fā)信系統(tǒng)、偽隨機(jī)序列與誤碼檢測(cè)等的原理、建模與vhdl編程設(shè)計(jì)方法(第4~9章)。全書主要是基于cpld/fpga芯片和利用vhdl語(yǔ)言實(shí)現(xiàn)對(duì)數(shù)字通信單元及系統(tǒng)的建模與設(shè)計(jì)。 全書內(nèi)容新穎,循序漸進(jìn),概念清晰,針對(duì)性和應(yīng)用性強(qiáng),既可作為高等院校通信與信息專業(yè)的高年級(jí)本科生教材或研究生的參考書,也可供科研人員及工程技術(shù)人員參考。

    標(biāo)簽: CPLD FPGA 數(shù)字通信 系統(tǒng)建模

    上傳時(shí)間: 2014-01-03

    上傳用戶:tiantian

  • altera公司提供的適用于包涵DSP內(nèi)核的FPGA的二維DCT變換源碼

    altera公司提供的適用于包涵DSP內(nèi)核的FPGA的二維DCT變換源碼,語(yǔ)言是:verilog 性能不錯(cuò),不過資源消耗有點(diǎn)大,可以用來(lái)學(xué)習(xí)多項(xiàng)式變換的DCT算法

    標(biāo)簽: altera FPGA DSP DCT

    上傳時(shí)間: 2013-12-01

    上傳用戶:coeus

  • DDR控制器的VHDL源代碼.采用FPGA實(shí)現(xiàn)DDR接口控制器,適用于Altera的FPGA,最高頻率可到100M

    DDR控制器的VHDL源代碼.采用FPGA實(shí)現(xiàn)DDR接口控制器,適用于Altera的FPGA,最高頻率可到100M

    標(biāo)簽: FPGA DDR Altera 100M

    上傳時(shí)間: 2014-12-02

    上傳用戶:bcjtao

  • 基于CPLD-FPGA的半整數(shù)分頻器的設(shè)計(jì)

    基于CPLD-FPGA的半整數(shù)分頻器的設(shè)計(jì),用于設(shè)計(jì)EDA

    標(biāo)簽: CPLD-FPGA 整數(shù) 分頻器

    上傳時(shí)間: 2015-04-09

    上傳用戶:凌云御清風(fēng)

  • CPLD/FPGA是目前誚用最為廣泛的兩種可編程專用集成電路(ASIC)

    CPLD/FPGA是目前誚用最為廣泛的兩種可編程專用集成電路(ASIC),特別適合于產(chǎn)品的樣品開發(fā)與小批量生產(chǎn)。本書從現(xiàn)代電子系統(tǒng)設(shè)計(jì)的角度出發(fā),以全球著名的可編程邏輯器件供應(yīng)商Xilinx公司的產(chǎn)品為背景,系統(tǒng)全面地介紹該公司的CPLD/FPGA產(chǎn)品的結(jié)構(gòu)原理、性能特點(diǎn)、設(shè)計(jì)方法以及相應(yīng)的EDA工具軟件,重點(diǎn)介紹CPLD/FPGA在數(shù)字系統(tǒng)設(shè)計(jì)、數(shù)字通信與數(shù)字信號(hào)處理等領(lǐng)域中的應(yīng)用。 本書內(nèi)容新穎、技術(shù)先進(jìn)、由淺入深,既有關(guān)于大規(guī)??删庉嬤壿嬈骷南到y(tǒng)論述,又有豐富的設(shè)計(jì)應(yīng)用實(shí)例。對(duì)于從事各類電子系統(tǒng)(通信、雷達(dá)、程控交換、計(jì)算機(jī)等)設(shè)計(jì)的科研人員和應(yīng)用設(shè)計(jì)工程師,這是一本具有實(shí)用價(jià)值的新技術(shù)應(yīng)用參考書。本書也可作為高等院校電子類高年級(jí)本科生或研究生的教材或教學(xué)參考書。

    標(biāo)簽: CPLD ASIC FPGA 可編程

    上傳時(shí)間: 2015-04-16

    上傳用戶:lizhen9880

  • ALTERA的FPGA的IP核的源代碼,為使用ALTERA的FPGA的相關(guān)設(shè)計(jì)提供參考.

    ALTERA的FPGA的IP核的源代碼,為使用ALTERA的FPGA的相關(guān)設(shè)計(jì)提供參考.

    標(biāo)簽: ALTERA FPGA IP核 源代碼

    上傳時(shí)間: 2015-04-18

    上傳用戶:ruan2570406

  • TI推薦的ALTERA的FPGA電源器件選型手冊(cè),比較實(shí)用

    TI推薦的ALTERA的FPGA電源器件選型手冊(cè),比較實(shí)用

    標(biāo)簽: ALTERA FPGA 電源器件 比較

    上傳時(shí)間: 2013-12-17

    上傳用戶:windwolf2000

  • ispLEVER是LATTICE的CPLD、FPGA繼承開發(fā)環(huán)境

    ispLEVER是LATTICE的CPLD、FPGA繼承開發(fā)環(huán)境

    標(biāo)簽: ispLEVER LATTICE CPLD FPGA

    上傳時(shí)間: 2014-01-07

    上傳用戶:gundan

  • 用VHDL語(yǔ)言在CPLD/FPGA上實(shí)現(xiàn)浮點(diǎn)運(yùn)算的方法

    用VHDL語(yǔ)言在CPLD/FPGA上實(shí)現(xiàn)浮點(diǎn)運(yùn)算的方法

    標(biāo)簽: VHDL CPLD FPGA 語(yǔ)言

    上傳時(shí)間: 2015-04-27

    上傳用戶:fandeshun

主站蜘蛛池模板: 济宁市| 平顶山市| 海口市| 镇沅| 安陆市| 孝义市| 富宁县| 叶城县| 天祝| 成都市| 古浪县| 双流县| 太保市| 贵德县| 奉节县| 安庆市| 农安县| 兰西县| 伊宁县| 德化县| 织金县| 张家川| 元阳县| 禹州市| 馆陶县| 大洼县| 佛学| 龙岩市| 鄂托克旗| 普陀区| 长汀县| 阳曲县| 达州市| 福清市| 台东市| 海门市| 乌鲁木齐县| 衡阳市| 德令哈市| 桐乡市| 佛坪县|