1.有三根桿子A,B,C。A桿上有若干碟子 2.每次移動一塊碟子,小的只能疊在大的上面 3.把所有碟子從A桿全部移到C桿上 經過研究發現,漢諾塔的破解很簡單,就是按照移動規則向一個方向移動金片: 如3階漢諾塔的移動:A→C,A→B,C→B,A→C,B→A,B→C,A→C 此外,漢諾塔問題也是程序設計中的經典遞歸問題
上傳時間: 2016-07-25
上傳用戶:gxrui1991
1. 下列說法正確的是 ( ) A. Java語言不區分大小寫 B. Java程序以類為基本單位 C. JVM為Java虛擬機JVM的英文縮寫 D. 運行Java程序需要先安裝JDK 2. 下列說法中錯誤的是 ( ) A. Java語言是編譯執行的 B. Java中使用了多進程技術 C. Java的單行注視以//開頭 D. Java語言具有很高的安全性 3. 下面不屬于Java語言特點的一項是( ) A. 安全性 B. 分布式 C. 移植性 D. 編譯執行 4. 下列語句中,正確的項是 ( ) A . int $e,a,b=10 B. char c,d=’a’ C. float e=0.0d D. double c=0.0f
上傳時間: 2017-01-04
上傳用戶:netwolf
用Altium畫PCB 時需要用到的元件庫
上傳時間: 2019-03-11
上傳用戶:JCAIPCB
本文從以下幾個部分進行論述:第一部分:電磁兼容性的概述第二部分:元件選擇和電路設計技術第三部分:印制電路板的布線技術附錄A:電磁兼容性的術語附錄B:抗干擾的測量標準第一部分 電磁干擾和兼容性的概述電磁干擾和兼容性的概述電磁干擾是現代電路工業面對的一個主要問題。為了克服干擾,電路設計者不得不移走干擾源,或設法保護電路不受干擾。其目的都是為了使電路按照預期的目標來工作-即達到電磁兼容性。通常,僅僅實現板級的電磁兼容性這還不夠。雖然電路是在板級工作的,但是它會對系統的其它部分輻射出噪聲,從而產生系統級的問題。另外,系統級或是設備級的電磁兼容性必須要滿足某種輻射標準,這樣才不會影響其他設備或裝置的正常工作。許多發達國家對電子設備和儀器有嚴格的電磁兼容性標準;為了適應這個要求,設計者必須從板級設計開始就考慮抑制電子干擾。
上傳時間: 2022-06-19
上傳用戶:
本文件中包含大量AltiumDesigner軟件的元件庫和封裝庫,基本上可以大部分電路設計要求。
標簽: altium designer 元件庫 封裝庫
上傳時間: 2022-07-21
上傳用戶:20125101110
第一步:新建PCB工程文件 并向工程文件里添加PCB文件和原理圖文件 第二步:元件庫、封裝庫設計 部分元器件廠商或者經銷商不提供元件庫和封裝庫,只給了元器件尺寸圖,所以需要自行設計元件 庫文件或是封裝庫文件 元件庫設計: 新建 .SchLib 文件:File -> New -> Library -> Schematic Library 使用Place下拉菜單或使用快捷工具欄放置圖形,引腳等,記得保存! 封裝庫的設計 新建.PcbLib文件:File -> New -> Library -> PCB Library 使用Place下拉菜單或使用快捷工具欄,畫線,放置孔位,記得保存!第三步:原理圖的繪制 新建.SchDoc文件 :File -> New -> Schematic 添加元器件庫和封裝庫 在軟件底部菜單欄System中勾選Libraries,打開側面工具欄 在側面工具欄中點擊“Libraries...” -> “Add Library”找到自己保存的庫文件并添加 添加各元器件 可直接從側面工具欄中選擇元器件拖入原理圖中,在拖動過程中按Tab鍵修改元器件信息 添加網絡標識Place -> Net Label 快捷鍵(PN) 確定各元器件封裝 打開封裝管理器Tools -> Footprint Manager 快捷鍵(TG) 可挨個修改、檢查各元器件封裝
標簽: altium designer pcb
上傳時間: 2022-07-23
上傳用戶:
隨著電子技術的快速發展,各種電子設備對時間精度的要求日益提升。在衛星發射、導航、導彈控制、潛艇定位、各種觀測、通信等方面,時鐘同步技術都發揮著極其重要的作用,得到了廣泛的推廣。對于分布式采集系統來說,中心主站需要對來自于不同采集設備的采集數據進行匯總和分析,得到各個采集點對同一事件的采集時間差異,通過對該時間差異的分析,最終做出對事件的準確判斷。如果分布式采集系統中的各個采集設備不具有統一的時鐘基準,那么得到的各個采集時間差異就不能反映出實際情況,中心主站也無法準確地對事件進行分析和判斷,甚至得出錯誤的結論。因此,時鐘同步是分布式采集系統正常運作的必要前提。 目前國內外時鐘同步領域常用的技術有GPS授時技術,鎖相環技術和IRIG-B 碼等。GPS授時技術雖然精度高,抗干擾性強,但是由于需要專用的GPS接收機,若單純使用GPS 授時技術做時鐘同步,就需要在每個采集點安裝接收機,成本較高。鎖相環是一種讓輸出信號在頻率和相位上與輸入參考信號同步的技術,輸出信號的時鐘準確度和穩定性直接依賴于輸入參考信號。IRIG-B 碼是一種信息量大,適合傳輸的時間碼,但是由于其時間精度低,不適合應用于高精度時鐘同步的系統。基于上述分析,本文結合這三種常用技術,提出了一種基于FPGA的分布式采集系統時鐘同步控制技術。該技術既保留了GPS 授時的高精確度和高穩定性,又具備IRIG-B時間碼易傳輸和低成本的特性,為分布式采集系統中的時鐘同步提供了一種新的解決方案。 本文中的設計采用了Ublox公司的精確授時GPS芯片LEA-5T,通過對GPS芯片串行時間信息解碼,獲得準確的UTC時間,并實現了分布式采集系統中各個采集設備的精確時間打碼。為了能夠使整個分布式采集系統具有統一的高精度數據采集時鐘,本論文采用了數模混合的鎖相環技術,將GPS 接收芯片輸出的高精度秒信號作為參考基準,生成了與秒信號高精度同步的100MHZ 高頻時鐘。本文在FPGA 中完成了IRIG-B 碼的編碼部分,將B 碼的準時標志與GPS 秒信號同步,提高了IRIG-B 碼的時間精度。在分布式采集系統中,IRIG-B時間碼能直接通過串口或光纖將各個采集點時間與UTC時間統一,節約了各點布設GPS 接收機的高昂成本。最后,通過PC104總線對時鐘同步控制卡進行了數據讀取和測試,通過實驗結果的分析,提出了改進方案。實驗表明,改進后的時鐘同步控制方案具有很高的時鐘同步精度,對時鐘同步技術有著重大的推進意義!
上傳時間: 2013-08-05
上傳用戶:lz4v4
LTM®4616 是一款雙路輸入、雙路輸出 DC/DC μModule™ 穩壓器,采用 15mm x 15mm x 2.8mm LGA 表面貼裝型封裝。由於開關控制器、MOSFET、電感器和其他支持元件均被集成在纖巧型封裝之內,因此只需少量的外部元件。
上傳時間: 2013-10-27
上傳用戶:頂得柱
Protues 元件庫及其元件整理
上傳時間: 2013-11-17
上傳用戶:無聊來刷下
/*--------- 8051內核特殊功能寄存器 -------------*/ sfr ACC = 0xE0; //累加器 sfr B = 0xF0; //B 寄存器 sfr PSW = 0xD0; //程序狀態字寄存器 sbit CY = PSW^7; //進位標志位 sbit AC = PSW^6; //輔助進位標志位 sbit F0 = PSW^5; //用戶標志位0 sbit RS1 = PSW^4; //工作寄存器組選擇控制位 sbit RS0 = PSW^3; //工作寄存器組選擇控制位 sbit OV = PSW^2; //溢出標志位 sbit F1 = PSW^1; //用戶標志位1 sbit P = PSW^0; //奇偶標志位 sfr SP = 0x81; //堆棧指針寄存器 sfr DPL = 0x82; //數據指針0低字節 sfr DPH = 0x83; //數據指針0高字節 /*------------ 系統管理特殊功能寄存器 -------------*/ sfr PCON = 0x87; //電源控制寄存器 sfr AUXR = 0x8E; //輔助寄存器 sfr AUXR1 = 0xA2; //輔助寄存器1 sfr WAKE_CLKO = 0x8F; //時鐘輸出和喚醒控制寄存器 sfr CLK_DIV = 0x97; //時鐘分頻控制寄存器 sfr BUS_SPEED = 0xA1; //總線速度控制寄存器 /*----------- 中斷控制特殊功能寄存器 --------------*/ sfr IE = 0xA8; //中斷允許寄存器 sbit EA = IE^7; //總中斷允許位 sbit ELVD = IE^6; //低電壓檢測中斷控制位 8051
上傳時間: 2013-10-30
上傳用戶:yxgi5