電路板級的電磁兼容設(shè)計:本應(yīng)用文檔從元件選擇、電路設(shè)計和印制電路板的布線等幾個方面討論了電路板級的電磁兼容性（EMC）設(shè)計。本文從以下幾個部分進行論述：第一部分：電磁兼容性的概述第二部分：元件選擇和電路設(shè)計技術(shù)第三部分：印制電路板的布線技術(shù)附錄A：電磁兼容性的術(shù)語附錄B：抗干擾的測量標準第一部分 — 電磁干擾和兼容性的概述電磁干擾是現(xiàn)代電路工業(yè)面對的一個主要問題。為了克服干擾，電路設(shè)計者不得不移走干擾源，或設(shè)法保護電路不受干擾。其目的都是為了使電路按照預(yù)期的目標來工作——即達到電磁兼容性。通常，僅僅實現(xiàn)板級的電磁兼容性這還不夠。雖然電路是在板級工作的，但是它會對系統(tǒng)的其它部分輻射出噪聲，從而產(chǎn)生系統(tǒng)級的問題。另外，系統(tǒng)級或是設(shè)備級的電磁兼容性必須要滿足某種輻射標準，這樣才不會影響其他設(shè)備或裝置的正常工作。許多發(fā)達國家對電子設(shè)備和儀器有嚴格的電磁兼容性標準；為了適應(yīng)這個要求，設(shè)計者必須從板級設(shè)計開始就考慮抑制電子干擾。
標簽： 電路 板級 電磁兼容設(shè)計
上傳時間： 2013-10-12
上傳用戶：xiaoyaa
在Protel2004中進行PCB的完備的CAM輸出。首先，我們可以輸出的gerber文件， 操作如下：1：畫好PCB后，在PCB 的文件環(huán)境中，左鍵點擊File\Fabrication Outputs\Gerber Files,進入Gerber setup 界面
標簽： Designer Altium CAM PCB
上傳時間： 2013-10-14
上傳用戶：aeiouetla
altium designer實例教程
標簽： AD 電路 設(shè)計實例
上傳時間： 2013-11-17
上傳用戶：zhaiye
2012年目前最新版
標簽： Designer Altium 24016 1089
上傳時間： 2013-11-22
上傳用戶：kristycreasy
一般的庫文件
標簽： designer altium 庫文件
上傳時間： 2013-11-21
上傳用戶：青春給了作業(yè)95
上傳時間： 2013-11-23
上傳用戶：lliuhhui
上傳時間： 2013-12-18
上傳用戶：alan-ee
破解方法：
標簽： Designer Altium keygen 10.0
上傳用戶：xitai
一般PCB基本設(shè)計流程如下：前期準備->PCB結(jié)構(gòu)設(shè)計->PCB布局->布線->布線優(yōu)化和絲印->網(wǎng)絡(luò)和DRC檢查和結(jié)構(gòu)檢查->制版。 第一：前期準備。這包括準備元件庫和原理圖。“工欲善其事，必先利其器”，要做出一塊好的板子，除了要設(shè)計好原理之外，還要畫得好。在進行PCB設(shè)計之前，首先要準備好原理圖SCH的元件庫和PCB的元件庫。元件庫可以用peotel 自帶的庫，但一般情況下很難找到合適的，最好是自己根據(jù)所選器件的標準尺寸資料自己做元件庫。原則上先做PCB的元件庫，再做SCH的元件庫。PCB的元件庫要求較高，它直接影響板子的安裝；SCH的元件庫要求相對比較松，只要注意定義好管腳屬性和與PCB元件的對應(yīng)關(guān)系就行。PS：注意標準庫中的隱藏管腳。之后就是原理圖的設(shè)計，做好后就準備開始做PCB設(shè)計了。
標簽： PCB 工程師 經(jīng)驗
上傳時間： 2013-11-20
上傳用戶：XLHrest
制作此教程的目的旨在學(xué)習(xí)， 網(wǎng)上也有很多講的比較好的教程，此做并不是想跟他們比什么，希望此教程能對大家學(xué)習(xí)有所幫助。每個教程講的內(nèi)容不盡相同，希望此教程能夠幫助大家快速學(xué)習(xí)Alitum Designer、PADS 和Cadence。
標簽： Layout PCB 圖文教程
上傳時間： 2013-11-04
上傳用戶：fudong911
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<strike id="44gsa"></strike>
