1959-calculo-analog-computer-復制_OCR-機器翻譯-人工復制-web.pdf
標簽： 模擬計算機
上傳時間： 2022-01-03
上傳用戶：20125101110
模擬CMOS IC 設(shè)計的最基本的三本書之一，另外兩本是Allen和Gray的，當然也有人把Sansen的稱為第四本。總之學習模擬集成電路必看的三本書。Design of Analog CMOS Integrated Circuits
標簽： 模擬電路
上傳時間： 2022-04-17
上傳用戶：kent
CMOS.Analog.Circuit.Design.2e.by.P.E.Allen模擬集成電路的三大圣經(jīng)之一
標簽： 模擬電路
上傳時間： 2022-05-04
上傳用戶：
Analysis and Design of Analog integrated circuit 4th的習題答案
標簽： 模擬電路
上傳時間： 2022-06-02
上傳用戶：qdxqdxqdxqdx
Analog Circuits World Class Designs:(模擬電路的世界級設(shè)計)
標簽： 模擬電路
上傳時間： 2022-07-21
上傳用戶：
此強而有力的工具將會增加網(wǎng)站聯(lián)機速度。它最佳化了操作系統(tǒng)的設(shè)定及連結(jié)。Amplify修改了MTU(Maximum Transmission Unit)、RWIN(Receive Window)，TTL(Time to Live)、PMTU's(Path Maximum Transmission Unit)。這些改改將的減少數(shù)據(jù)處理的分割次數(shù)，可以將資料快速的呈現(xiàn)在使用者面前。
標簽：
上傳時間： 2013-06-29
上傳用戶：eeworm
隨著嵌入式系統(tǒng)的發(fā)展、嵌入式應用的不斷增長以及嵌入式系統(tǒng)復雜性不斷提高，嵌入式軟件的規(guī)模和復雜性也不斷提高。在目前的嵌入式系統(tǒng)開發(fā)中間，軟件開發(fā)占80％以上的工作量，嵌入式軟件的質(zhì)量和開發(fā)周期對產(chǎn)品的最終質(zhì)量和上市時間起到?jīng)Q定性的影響。因此，為了保持產(chǎn)品競爭力，支持用戶對嵌入式設(shè)備進行快速、高效的軟件開發(fā)，嵌入式的開發(fā)人員迫切需要更加強大的調(diào)試技術(shù)和手段來為開發(fā)復雜的嵌入式應用提供幫助；同時，強有力的嵌入式軟件開發(fā)工具也是基本的必備條件。 本文結(jié)合ARM公司RVDS集成開發(fā)環(huán)境中調(diào)試模塊組成部分Event Viewer系統(tǒng)的開發(fā)，實現(xiàn)了對通過原始數(shù)據(jù)源采集到的CoreSight跟蹤數(shù)據(jù)的完整實時解析，并最終在顯示模塊中將其包含的信息以可視化的形式直觀地展現(xiàn)給用戶，以供后續(xù)的程序性能分析和嵌入式軟件系統(tǒng)調(diào)試。研究了與本課題相關(guān)的一些技術(shù)，包括CoreSight調(diào)試體系結(jié)構(gòu)、嵌入式常見調(diào)試技術(shù)、Eclipse平臺體系架構(gòu)及其插件擴展點技術(shù)。在研究嵌入式集成開發(fā)環(huán)境國內(nèi)外現(xiàn)狀及其發(fā)展趨勢的基礎(chǔ)上，結(jié)合Event Viewer系統(tǒng)的整體需求，介紹了系統(tǒng)的總體設(shè)計及其功能模塊劃分，并給出了系統(tǒng)的第三方擴展設(shè)計。討論了系統(tǒng)解析模塊的設(shè)計與實現(xiàn)。在分析CoreSight跟蹤數(shù)據(jù)解析流程的基礎(chǔ)上，對系統(tǒng)中解析模塊進行了詳細設(shè)計，并完成了基于ITM數(shù)據(jù)流的解析實現(xiàn)。結(jié)合系統(tǒng)的功能需求和解析模塊的設(shè)計，本文利用Eclipse插件擴展點機制，劃分解析模塊提供對外擴展，實現(xiàn)了系統(tǒng)向第三方產(chǎn)品提供商提供擴展接口的功能，第三方可以在此基礎(chǔ)上提供自己的解析處理。利用Eclipse View擴展點和SWT/JFace技術(shù)，實現(xiàn)了對跟蹤數(shù)據(jù)的前臺展示，包括Text、Event、Analog三種類型；本文著重討論了Analog展示部分的詳細設(shè)計和實現(xiàn)，將解析后得到的Analog數(shù)據(jù)信息以實時曲線圖的形式展現(xiàn)給客戶，提供對Analog數(shù)據(jù)變化趨勢的直觀描述。
標簽： ARMCoreSight 調(diào)試技術(shù)
上傳時間： 2013-04-24
上傳用戶：www240697738
隨著電子技術(shù)的不斷發(fā)展，各種智能核儀器逐步走向自動化、智能化、數(shù)字化和便攜式的方向發(fā)展。針對傳統(tǒng)的多道脈沖幅度分析器體積大，人機交互不友好，不方便現(xiàn)場分析等的缺陷[5]。新型的高速、集成度高、界面友好的多道脈沖幅度分析器的陸續(xù)出現(xiàn)填補了這一缺點。 隨著電子技術(shù)的發(fā)展，以ARM為核的處理器技術(shù)的應用領(lǐng)域不斷擴大，相比較單片機而言，它的主頻高、運算速度快，可以滿足多道脈沖幅度分析器的苛刻的時間上的要求。而且ARM處理器功耗小，適合于功耗要求比較苛刻的地方，這些方面的特點正好滿足了便攜式多道脈沖幅度分析器野外勘察的要求。同時，由于以ARM為核的處理器具有豐富的外設(shè)資源，這樣就簡化了外設(shè)電路及芯片的使用，降低了功耗并增強了產(chǎn)品的信賴性。另外，ARM芯片可以方便的移植操作系統(tǒng)，為多道脈沖幅度分析器多任務的管理和并行的處理，甚至硬實時功能的實現(xiàn)提供了前提。而且在ARM平臺使用嵌入式linux操作系統(tǒng)使多道脈沖幅度分析器的軟件易于升級。 智能化和小型化是多道脈沖幅度分析器的發(fā)展趨勢。智能化要求系統(tǒng)的自動化程度高、操作簡便、容錯性好。智能化除了需要控制軟件外，還需要軟件命令的執(zhí)行者即硬件控制電路來實現(xiàn)相應的控制邏輯，兩者的結(jié)合才能真正的實現(xiàn)智能化。小型化要求系統(tǒng)的體積小、功耗小、便于攜帶；小型化除了要求采用微功耗的器件，還要求電路板的尺寸盡量的小且所用元件盡量的少，但小型化的同時必須保持系統(tǒng)的智能化，即不能減少智能化所要求的復雜的邏輯和時序的控制功能。為此采用高集成度的ARM芯片實現(xiàn)控制電路能滿意地同時滿足智能化和小型化的要求。在研制的多道脈沖幅度分析器中，幾乎所有的控制都可以用控制芯片來實現(xiàn)，如閾值設(shè)定、自動穩(wěn)譜以及多道數(shù)據(jù)采集，在節(jié)省了元件的數(shù)目和電路板的尺寸的同時仍能保持系統(tǒng)的智能化程度。 Linux內(nèi)核精簡而高效，可修改性強，支持多種體系結(jié)構(gòu)的處理器等，使得它是一個非常適合于嵌入式開發(fā)和應用的操作系統(tǒng)。嵌入式Linux可以運行的硬件平臺十分廣泛，從x86、MIPS、POWERPC到ARM，以及其他許多硬件體系結(jié)構(gòu)。目前在世界范圍內(nèi)，ARM體系結(jié)構(gòu)的SOC逐漸占領(lǐng)32位嵌入式微處理器市場，ARM處理器及技術(shù)的應用幾乎已經(jīng)深入到各個領(lǐng)域，例如：工業(yè)控制，無線通訊，網(wǎng)絡(luò)，消費類電子，成像等。 本課題采用三星公司生產(chǎn)的ARM(Advanced RISC Machines，先進精簡指令集機器)芯片S3C2410A設(shè)計并研制了一種便攜式的核數(shù)據(jù)采集系統(tǒng)設(shè)計方案。利用ARM芯片豐富的外設(shè)資源對傳統(tǒng)的多道脈沖幅度分析器進行改進和簡化。系統(tǒng)由前端探測器系統(tǒng)，以及由線性脈沖放大器、甄別電路、控制電路、采樣保持電路組成的前置電路，中央處理器模塊，顯示模塊，用戶交互模塊，存儲模塊，網(wǎng)絡(luò)傳輸模塊等多個模塊組成。本設(shè)計基于ARM9芯片S3C2410，并在此平臺上移植了嵌入式linux操作系統(tǒng)來進行任務的調(diào)度和處理等。 電路板核心板部分設(shè)計采用6層PCB板結(jié)構(gòu)，這樣增加了系統(tǒng)可靠性，提高了電磁兼容的穩(wěn)定性。數(shù)據(jù)采集系統(tǒng)是多道脈沖幅度分析器的核心，A/D轉(zhuǎn)換直接使用了S3C2410內(nèi)置的ADC(Analog to Digital Converter,模數(shù)轉(zhuǎn)換器)，在2.5 MHz的轉(zhuǎn)換時鐘下最大轉(zhuǎn)換速度500 KSPS(Kilo-Samples per second,千采樣點每秒)，滿足了系統(tǒng)最低轉(zhuǎn)換時間≤5 μs的要求，并且控制簡單，簡化了外部接口電路。由于SD(Secure Digital Card，安全數(shù)碼卡)卡存儲容量大、攜帶方便、成本低等優(yōu)點，所以設(shè)計中采用其作為外部的數(shù)據(jù)存儲設(shè)備,其驅(qū)動部分采用SD卡軟件包，為開發(fā)帶來了方便。本設(shè)計采用640*480的6.4寸LCD(Liquid Crystal Display，液晶顯示)屏作為人機交互的顯示部分，并且通過Qt/Embedded為系統(tǒng)提供圖形用戶界面的應用框架和窗口系統(tǒng)。其中包括了波形顯示部分和用戶菜單設(shè)置部分，這樣方便了用戶操作。系統(tǒng)的數(shù)據(jù)存取方面是基于SQLite嵌入式小型數(shù)據(jù)庫而進行的。為了方便數(shù)據(jù)向上位機的傳輸，系統(tǒng)設(shè)計中采用XML(Extensible Markup Language，可擴展標記語言)格式來組織傳輸?shù)臄?shù)據(jù)，通過基于TCP/IP(Transmission Control Protocol/Internet Protocol)協(xié)議的Linux下Socket套接字編程，來進行與上位機或PC(Personal Computer,個人計算機或桌面機)等的連接和數(shù)據(jù)傳輸。
上傳時間： 2013-04-24
上傳用戶：tzl1975
SystemView的庫資源十分豐富，包括含若干圖標的基本庫（Main Library）及專業(yè)庫(Optional Library)，基本庫中包括多種信號源、接收器、加法器、乘法器，各種函數(shù)運算器等；專業(yè)庫有通訊（Communication）、邏輯（Logic）、數(shù)字信號處理（DSP）、射頻/模擬（RF/Analog）等；它們特別適合于現(xiàn)代通信系統(tǒng)的設(shè)計、仿真和方案論證，尤其適合于無線電話、無繩電話、尋呼機、調(diào)制解調(diào)器、衛(wèi)星通訊等通信系統(tǒng)；并可進行各種系統(tǒng)時域和頻域分析、譜分析，及對各種邏輯電路、射頻/模擬電路（混合器、放大器、RLC電路、運放電路等）進行理論分析和失真分析。 System View能自動執(zhí)行系統(tǒng)連接檢查，給出連接錯誤信息或尚懸空的待連接端信息，通知用戶連接出錯并通過顯示指出出錯的圖標。這個特點對用戶系統(tǒng)的診斷是十分有效的。 System View的另一重要特點是它可以從各種不同角度、以不同方式，按要求設(shè)計多種濾波器，并可自動完成濾波器各指標—如幅頻特性（伯特圖）、傳遞函數(shù)、根軌跡圖等之間的轉(zhuǎn)換。 在系統(tǒng)設(shè)計和仿真分析方面，System View還提供了一個真實而靈活的窗口用以檢查、分析系統(tǒng)波形。在窗口內(nèi)，可以通過鼠標方便地控制內(nèi)部數(shù)據(jù)的圖形放大、縮小、滾動等。另外，分析窗中還帶有一個功能強大的“接收計算器”，可以完成對仿真運行結(jié)果的各種運算、譜分析、濾波。 System View還具有與外部文件的接口，可直接獲得并處理輸入/輸出數(shù)據(jù)。提供了與編程語言VC++或仿真工具Matlab的接口，可以很方便的調(diào)用其函數(shù)。還具備與硬件設(shè)計的接口：與Xilinx公司的軟件Core Generator配套，可以將System View系統(tǒng)中的部分器件生成下載FPGA芯片所需的數(shù)據(jù)文件；另外，System View還有與DSP芯片設(shè)計的接口，可以將其DSP庫中的部分器件生成DSP芯片編程的C語言源代碼。
標簽： SYSTEMVIEW 教材
上傳時間： 2013-04-24
上傳用戶：doudouzdz
該文就多媒體信息的主體之一-圖像信號的壓縮和解壓進行了分析,并結(jié)合實際課題所設(shè)計的數(shù)字圖像監(jiān)控系統(tǒng)對其中的圖像解碼過程進行了軟硬件的實現(xiàn).首先我們在ANALOG DEVICE公司的ADSP-2189上進行了解碼系統(tǒng)的驗證,就解碼輸出的質(zhì)量進行了主觀評價.通過軟件仿真,我們還進一步得到了解碼過程中,哪些指令占用較多的指令執(zhí)行時間,哪些指令會成為硬件實現(xiàn)時的瓶頸.它為我們的FPGA優(yōu)化設(shè)計提供了理論上的依據(jù).綜合考慮設(shè)計方案的復雜程度、系統(tǒng)規(guī)模、系統(tǒng)時延、器件成本等各項因素,通過對各種FPGA器件性能與開發(fā)工具的選擇比較,決定選用Altera公司的FLEX10K器件來做最終的硬件實現(xiàn).它不僅為圖像解碼系統(tǒng)的ASIC實現(xiàn)做了一定的理論分析和技術(shù)準備,也為FPGA技術(shù)在數(shù)字信號處理領(lǐng)域的應用開辟了新的研究方向.在硬件設(shè)計過程中,根據(jù)FPGA技術(shù)的優(yōu)點,采用"自上而下"和"自下而上"相結(jié)合的設(shè)計方法,將整個系統(tǒng)進行功能模塊分割并分別實現(xiàn).所有處理模塊均采用VERILIG語言編寫,對其中的主要模塊都進行了優(yōu)化設(shè)計.通過這些優(yōu)化不僅提高了解壓性能,還減少了處理時間和所占用的硬件空間.最后通過仿真表明了所實現(xiàn)的圖像解碼系統(tǒng)具有良好的性能,具有一定的使用價值.
標簽： FPGA 數(shù)字圖像 監(jiān)控系統(tǒng) 片的設(shè)計
上傳時間： 2013-06-26
上傳用戶：再見大盤雞
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
