基于QUARTUSII軟件 實現(xiàn)FPGA（ATERA CYCLONE II系列）與SD卡SD模式通信源碼
基于QUARTUSII軟件 實現(xiàn)FPGA（ATERA CYCLONE II系列）與SD卡SD模式通信\r\n所用語言位verilog HDL...
Atera技術(shù)資料
?? 資源總數(shù)：8
?? 電路圖：2
?? Atera全部資料 (8個)
基于QUARTUSII軟件 實現(xiàn)FPGA（ATERA CYCLONE II系列）與SD卡SD模式通信 所用語言位verilog HDL
基于QUARTUSII軟件 實現(xiàn)FPGA（ATERA CYCLONE II系列）與SD卡SD模式通信 所用語言位verilog HDL...
用verilog寫的4*4小鍵盤按鍵檢測程序。本工程已經(jīng)編譯好。可以直接在Atera DE1 Fpga開發(fā)板上運行
用verilog寫的4*4小鍵盤按鍵檢測程序。本工程已經(jīng)編譯好。可以直接在Atera DE1 Fpga開發(fā)板上運行...
花了半個月才改好的Atera DE1/DE2 ps2 IP 驅(qū)動核。放在FPGA工程目錄下可以直接使用。本IP能夠驅(qū)動PS/2鍵盤和鼠標(biāo)。使用時只要調(diào)用HAL目錄下的文件即可以直接使用！
花了半個月才改好的Atera DE1/DE2 ps2 IP 驅(qū)動核。放在FPGA工程目錄下可以直接使用。本IP能夠驅(qū)動PS/2鍵盤和鼠標(biāo)。使用時只要調(diào)用HAL目錄下的文件即可以直接使用！...
CYCLONE的EP1C6Q240C8開發(fā)板原理圖
ATERA的CYCLONE系列EP1C6Q240C8開發(fā)板的原理圖。...
VHDL的序列檢測源代碼
VHDL的序列檢測源代碼，ATERA平臺下編譯通過。附詳細(xì)說明及仿真源代碼。...
正交頻分復(fù)用的硬件描述語言實現(xiàn)
正交頻分復(fù)用的硬件描述語言實現(xiàn)，atera環(huán)境...
FPGA原理圖
FPGA原理圖，ATERA公司的EP1C6Q12，本人設(shè)計，供參考...