實現(xiàn)基于Avalon總線架構(gòu)的I2C控制器！可實現(xiàn)OV7620等數(shù)字攝像頭的配置功能！
標簽： Avalon 7620 I2C OV
上傳時間： 2017-09-13
上傳用戶：haoxiyizhong
基于Avalon-ST接口幀讀取IP核的研究應(yīng)用
標簽： FPGA
上傳時間： 2016-04-08
上傳用戶：863739789
隨著當今科學技術(shù)的迅猛發(fā)展，數(shù)字圖像處理技術(shù)正在各個行業(yè)得到廣泛的應(yīng)用，而FPGA技術(shù)的不斷成熟改變了通常采用并行計算機或數(shù)字信號處理器(DSP)、專用集成電路(ASIC)等作為嵌入式處理器的慣例。可編程邏輯器件(FPGA)憑借其較低的開發(fā)成本、較高的并行處理速度、較大的靈活性及其較短的開發(fā)周期等特點，在圖像處理系統(tǒng)中有獨特的優(yōu)勢。 本文提出了一種基于FPGA的圖像采集處理系統(tǒng)解決方案，并選用低成本高性能的Altera公司的CycloneIII系列FPGA EP3C40F324為核心，設(shè)計開發(fā)了圖像采集處理的軟硬件綜合系統(tǒng)。文章闡述了如何在FPGA中嵌入NiosII軟核處理器并完成圖像采集處理系統(tǒng)功能的設(shè)計方案。硬件電路上，系統(tǒng)設(shè)計了三塊電路板：FPGA核心處理板、圖像采集卡、圖像顯示卡，其中通過I2C總線對采集卡的工作模式進行配置，在采集模塊控制下，將采集到的圖像數(shù)據(jù)存儲到SDRAM；根據(jù)VGA顯示原理及其時序關(guān)系，設(shè)計了VGA顯示輸出控制模塊，合成了VGA工作的控制信號，又根據(jù)VGA顯示器的工業(yè)標準，合成VGA接口的水平和幀同步信號。邏輯硬件上，應(yīng)用SOPCBuilder工具生成了FPGA內(nèi)部的邏輯硬件功能模塊，定制了NiosII IP core、CMOS圖像采集模塊、VGA Controller及其I2C總線接口，系統(tǒng)各模塊間通過Avalon總線連接起來。軟件部分，在NiosII內(nèi)核處理器上實現(xiàn)了彩色圖像顏色空間轉(zhuǎn)換、二值化、形態(tài)學腐蝕處理及其目標定位等算法。實驗結(jié)果證明了本文提出的方案及算法的正確性，可行性。
標簽： FPGA 圖像采集 處理系統(tǒng)
上傳時間： 2013-08-05
上傳用戶：woshiyaosi
近年來，語音識別研究大部分集中在算法設(shè)計和改進等方面，而隨著半導(dǎo)體技術(shù)的高速發(fā)展，集成電路規(guī)模的不斷增大與各種研發(fā)技術(shù)水平的不斷提高，新的硬件平臺的推出，語音識別實現(xiàn)平臺有了更多的選擇。語音識別技術(shù)在與DSP、FPGA、ASIC等器件為平臺的嵌入式系統(tǒng)結(jié)合后，逐漸向?qū)嵱没⑿⌒突较虬l(fā)展。 本課題通過對現(xiàn)有各種語音特征參數(shù)與孤立詞語音識別模型進行研究的基礎(chǔ)上，重點探索基于動態(tài)時間規(guī)整算法的DTW模型在孤立詞語音識別領(lǐng)域的應(yīng)用，并結(jié)合基于FPGA的SOPC系統(tǒng)，在嵌入式平臺上實現(xiàn)具有較好精度與速度的孤立詞語音識別系統(tǒng)。 本系統(tǒng)整體設(shè)計基于DE2開發(fā)平臺,采用基于Nios II的SOPC技術(shù)。采用這種解決方案的優(yōu)點是實現(xiàn)了片上系統(tǒng)，減少了系統(tǒng)的物理體積和總體功耗；同時系統(tǒng)控制核心都在FPGA內(nèi)部實現(xiàn)，可以極為方便地更新和升級系統(tǒng)，大大地提高了系統(tǒng)的通用性和可維護性。 此外，由于本系統(tǒng)需要大量的高速數(shù)據(jù)運算，在設(shè)計中作者充分利用了Cyclone II芯片的豐富的硬件乘法器，實現(xiàn)了語音信號的端點檢測模塊，F(xiàn)FT快速傅立葉變換模塊，DCT離散余弦變換模塊等硬件設(shè)計模塊。為了提高系統(tǒng)的整體性能，作者充分利用了FPGA的高速并行的優(yōu)勢，以及配套開發(fā)環(huán)境中的Avalon總線自定義硬件外設(shè)，使系統(tǒng)處理數(shù)字信號的能力大大提高，其性能優(yōu)于傳統(tǒng)的微控制器和普通DSP芯片。 本論文主要包含了以下幾個方面： （1）結(jié)合ALTERA CYCLONE II芯片的特點，確定了基于FPGA語音識別系統(tǒng)的總體設(shè)計，在此基礎(chǔ)上進行了系統(tǒng)的軟硬件的選擇和設(shè)計。 （2）自主設(shè)計了純硬件描述語言的驅(qū)動電路設(shè)計，完成了高速語音采集的工作，并且對存儲數(shù)據(jù)芯片SRAM中的原始語音數(shù)據(jù)進行提取導(dǎo)入MATLAB平臺測試數(shù)據(jù)的正確性。整個程序測試的方式對系統(tǒng)的模塊測試起到重要的作用。 （3）完成高速定點256點的FFT模塊的設(shè)計，此模塊是系統(tǒng)成敗的關(guān)鍵，實現(xiàn)高速實時的運算。 （4）結(jié)合SOPC的特性，設(shè)計了人機友好接口，如LCD顯示屏的提示反饋信息等等，以及利用ALTERA提供的一些驅(qū)動接口設(shè)計完成用戶定制的系統(tǒng)。 （5）進行了整體系統(tǒng)測試，系統(tǒng)可以較穩(wěn)定地實現(xiàn)實時處理的目的，具有一定的市場潛在價值。
標簽： FPGA 語音識別 系統(tǒng)設(shè)計
上傳時間： 2013-05-23
上傳用戶：ABCD_ABCD
近年來，在鋼鐵材質(zhì)質(zhì)量檢測的研究領(lǐng)域，電磁無損檢測方法以其非破壞性和簡便快速的優(yōu)點取得了大量成果，然而對于鋼材及其制品的混料、硬度和裂紋質(zhì)量檢測還存在許多難題.如用傳統(tǒng)檢測平臺檢測鋼鐵件硬度的檢測精度和速度都不夠理想。 基于上述情況，論文將先進的SOPC技術(shù)應(yīng)用到鋼鐵件的電磁無損檢測中。SOPC技術(shù)將處理器、存儲器、IO接口、各種外圍設(shè)備等系統(tǒng)設(shè)計需要的部件集成到一個可編程邏輯器件上，構(gòu)建成一個可編程的片上系統(tǒng)。 論文詳細論述了基于FPGA的電磁無損檢測試驗裝置的理論基礎(chǔ)，并在此基礎(chǔ)上給出了總體設(shè)計方案。全文著重敘述了系統(tǒng)的模擬部分，系統(tǒng)配置以及軟件部分的整個設(shè)計過程。利用QuartusⅡ自定義外設(shè)和Avalon總線多主并行處理的特點，采用Vefilog HDL，語言實現(xiàn)激勵信號發(fā)生器和高速數(shù)據(jù)采集器，使得信號激勵和信號采集在同一片芯片中實現(xiàn)，從而提高了信號及信號處理的精確度。由于電磁檢測對多種參數(shù)的敏感反應(yīng)，必須抑制由此引入的多種因素的干擾，利用FIR數(shù)字濾波和相關(guān)方法從眾多的干擾信號中提取出有效信號的幅度和相位，同時利用NiosⅡC2H功能對濾波模塊進行硬件加速處理，大大提高了信號處理的速度。利用最小二乘法建立回歸方程模型進行無損檢測。最后運用此電磁無損檢測系統(tǒng)對軸承鋼的硬度進行了定性測試，取得了較好的檢測結(jié)果。 試驗結(jié)果表明，將SOPC技術(shù)應(yīng)用到電磁無損檢測系統(tǒng)中，系統(tǒng)的檢測速度和檢測精度都有所提高，并使得整個系統(tǒng)在規(guī)模、可靠性、性能指標、開發(fā)成本、產(chǎn)品維護及硬件升級等多方面實現(xiàn)了優(yōu)化。
標簽： 電磁 無損檢測
上傳時間： 2013-06-04
上傳用戶：13081287919
JPEG是聯(lián)合圖像專家組(Joint Picture Expert Group)的英文縮寫，是國際標準化組織(ISO)和CCITT聯(lián)合制定的靜態(tài)圖像壓縮編碼標準。JPEG的基于DCT變換有損壓縮具有高壓縮比特點，被廣泛應(yīng)用在數(shù)據(jù)量極大的多媒體以及帶寬資源寶貴的網(wǎng)絡(luò)程序中。 動態(tài)圖像的JPEG編解碼處理要求圖像恢復(fù)質(zhì)量高、實時性強，本課題就是針對這兩個方面的要求展開的研究。該系統(tǒng)由圖像編碼服務(wù)器端和圖像解碼客戶端組成。其中，服務(wù)器端實時采集攝像頭傳送的動態(tài)圖像，進行JPEG編碼，通過網(wǎng)絡(luò)傳送碼流到客戶端；客戶端接收碼流，經(jīng)過JPEG解碼，恢復(fù)出原始圖像送VGA顯示。設(shè)計結(jié)果完全達到了實時性的要求。 本文從系統(tǒng)實現(xiàn)的角度出發(fā)，首先分析了系統(tǒng)開發(fā)平臺，介紹FPGA的結(jié)構(gòu)特點以及它的設(shè)計流程和指導(dǎo)原則；然后從JPEG圖像壓縮技術(shù)發(fā)展的歷程出發(fā)，分析JPEG標準實現(xiàn)高壓縮比高質(zhì)量圖像處理的原理；針對FPGA在算法實現(xiàn)上的特點，以及JPEG算法處理的原理，按照編碼和解碼順序，研究設(shè)計了基于改進的DA算法的FDCT和IDCT變換，以及按發(fā)生頻率進行優(yōu)化的霍夫曼查找表結(jié)構(gòu)，并且從系統(tǒng)整體上對JPEG編解碼進行簡化，以提高系統(tǒng)的處理性能。最后，通過分析Nios嵌入式微處理器可定制特性，根據(jù)SOPC Builder中Avalon總線的要求，把圖像采集，JPEG圖像壓縮和網(wǎng)絡(luò)傳輸轉(zhuǎn)變成用戶自定義模塊，在SOPC Builder下把用戶自定義模塊添加到系統(tǒng)中，由Nios嵌入式軟核的控制下運行，在FPGA芯片上實現(xiàn)整個JPEG實時圖像編解碼系統(tǒng)(soc)。 在FPGA上實現(xiàn)硬件模塊化的JPEG算法，具有造價低功耗低，性能穩(wěn)定，圖像恢復(fù)后質(zhì)量高等優(yōu)點，適用于精度要求高且需要對圖像進行逐幀處理的遠程微小目標識別和跟蹤系統(tǒng)中以及廣電系統(tǒng)中前期的非線性編輯工作以及數(shù)字電影的動畫特技制作，對降低成本和提高圖像處理速度兩方面都有非常重大的現(xiàn)實意義。通過在FPGA上實現(xiàn)JPEG編解碼，進一步探索FPGA在數(shù)字圖像處理上的優(yōu)勢所在，深入了解進行此類硬件模塊設(shè)計的技術(shù)特點，是本課題的重要學術(shù)意義所在。
標簽： FPGA JPEG 實時圖像 編解碼
上傳時間： 2013-04-24
上傳用戶：shangdafreya
Avlon總線規(guī)范參考手冊 Avalon總線是一種將片上處理器和外設(shè)連接成片上可編程系統(tǒng) （SOPC） 的一種簡單總線結(jié)構(gòu)。
標簽： Avlon 總線規(guī)范 參考手冊
上傳時間： 2013-10-18
上傳用戶：18711024007
本作品使用兩顆嵌入式Nios軟核，通過快速設(shè)計且高集成性的Avalon總線，將復(fù)雜的外圍電路及數(shù)種內(nèi)存模塊集成為車控平臺，通過Nios高性能的表現(xiàn)，可以很輕易地實現(xiàn)實時圖像處理及高速自動控制的產(chǎn)品。
標簽： 智能型 動態(tài)圖像 追蹤 自控車
上傳時間： 2013-11-12
上傳用戶：caiqinlin
SOPC技術(shù)基礎(chǔ)教程 [作者：侯建軍、郭勇編著；出版社：清華大學出版社；(注意：本書格式為pdz格式，需要用壓縮包中的超星軟件才可打開，建議打開前先殺一下毒，以防萬一！) 內(nèi)容簡介：本書系統(tǒng)地介紹了基于FPGA的SOPC的軟硬件開發(fā)技術(shù)，以一個簡單的設(shè)計實例為主線介紹軟硬件的開發(fā)流程、開發(fā)工具的使用及開發(fā)的思想，使讀者對 SOPC技術(shù)有一個基本的了解。將NiosⅡ體系結(jié)構(gòu)、Avalon總線規(guī)范、NiosⅡ處理器常用外部設(shè)備的更多底層細節(jié)提供給讀者，使讀者獲得進行高級開發(fā)的能力。另外還介紹了使用MATLAB和DSP Builder進行基于FPGA的DSP開發(fā)技術(shù)，并提供了一些典型的實驗。
標簽： SOPC 技術(shù)基礎(chǔ) 教程
上傳時間： 2013-11-23
上傳用戶：lps11188
定時器開源項目, 相對于 jcrontab, Quartz 算是更完整的一個項目, 隨著開發(fā)的版本上來, 他已經(jīng)脫離只是寫在程序里面的計時器, 在指定的時間或區(qū)間, 處理所指定的事件. 也加入了 servlet, 可以在 jsp/servlet container 執(zhí)行
標簽： jcrontab Quartz 項目 se
上傳時間： 2015-03-18
上傳用戶：er1219
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
