Byte2~Byte5 字節： 表示了儀表的測量值；高四位未使用，只使用了各字節的低四位。用BCD 碼表示的數值，從高位到低 BYTE4 BYTE17 1 - 0 BATT MAX FULL A/C F/S START1 START2 UNIT_UP UNIT_DOWN 2 - 位依次為Byte5,Byte4,Byte3,Byte2。
上傳時間： 2013-10-18
上傳用戶：thuyenvinh
The NCV7356 is a physical layer device for a single wire data linkcapable of operating with various Carrier Sense Multiple Accesswith Collision Resolution (CSMA/CR) protocols such as the BoschController Area Network (CAN) version 2.0. This serial data linknetwork is intended for use in applications where high data rate is notrequired and a lower data rate can achieve cost reductions in both thephysical media components and in the microprocessor and/ordedicated logic devices which use the network.The network shall be able to operate in either the normal data ratemode or a high-speed data download mode for assembly line andservice data transfer operations. The high-speed mode is onlyintended to be operational when the bus is attached to an off-boardservice node. This node shall provide temporary bus electrical loadswhich facilitate higher speed operation. Such temporary loads shouldbe removed when not performing download operations.The bit rate for normal communications is typically 33 kbit/s, forhigh-speed transmissions like described above a typical bit rate of83 kbit/s is recommended. The NCV7356 features undervoltagelockout, timeout for faulty blocked input signals, output blankingtime in case of bus ringing and a very low sleep mode current.
上傳時間： 2013-10-24
上傳用戶：s藍莓汁
Finite state machines are widely used in digital circuit designs. Generally, when designing a state machine using an HDL, the synthesis tools will optimize away all states that cannot be reached and generate a highly optimized circuit. Sometimes, however, the optimization is not acceptable. For example, if the circuit powers up in an invalid state, or the circuit is in an extreme working environment and a glitch sends it into an undesired state, the circuit may never get back to its normal operating condition.
標簽： Creating Machines Mentor State
上傳時間： 2013-11-02
上傳用戶：xauthu
按鍵輸入模塊（key）： --可編程延時發生器（數字同步機）的前端輸入模塊：0－9十個數字鍵按鍵輸入模塊原型 --前端模塊：消抖 --對i0－i9十個輸入端的兩點要求： --（1）輸入端要保證一段時間的穩定高電平 --（2）不能同時按下兩個或多于兩個的鍵 --后級模塊：1、編碼；2、可變模計數器 --編碼模塊：8線－4線（0－8 BCD碼） --可變模計數器模塊：以編碼模塊輸出的32位BCD碼為模值
上傳時間： 2013-12-09
上傳用戶：來茴
最高優先級編碼器 8位相等比較器 三人表決器（三種不同的描述方式） 加法器描述 8位總線收發器：74245 （注2） 地址譯碼（for m68008） 多路選擇器（使用select語句） LED七段譯碼 多路選擇器（使用if－else語句） 雙2－4譯碼器：74139 多路選擇器（使用when－else語句） 二進制到BCD碼轉換 多路選擇器 （使用case語句） 二進制到格雷碼轉換 雙向總線（注2） 漢明糾錯嗎譯碼器 三態總線（注2） 漢明糾錯嗎編碼器 解復用器
上傳時間： 2015-04-11
上傳用戶：tianyi223
ALTERA NIOS處理器實驗，QUARTUS下用VHDL編譯成處理器，bcd碼轉bin
上傳時間： 2015-04-24
上傳用戶：磊子226
ALTERA NIOS處理器實驗，QUARTUS下用VHDL編譯成處理器，bin轉bcd
上傳時間： 2014-01-21
上傳用戶：z754970244
keeloq滾動碼解碼大全，包含SIMPLE,NORMAL,SECRET等各種加密方式的解碼源代碼。
上傳時間： 2015-05-04
上傳用戶：tuilp1a
7400 2輸入端四與非門 7401 集電極開路2輸入端四與非門 7402 2輸入端四或非門 7403 集電極開路2輸入端四與非門 7404 六反相器 7405 集電極開路六反相器 7406 集電極開路六反相高壓驅動器 7407 集電極開路六正相高壓驅動器 7408 2輸入端四與門 7409 集電極開路2輸入端四與門 7410 3輸入端3與非門 74107 帶清除主從雙J-K觸發器 74109 帶預置清除正觸發雙J-K觸發器 7411 3輸入端3與門 74112 帶預置清除負觸發雙J-K觸發器 7412 開路輸出3輸入端三與非門 74121 單穩態多諧振蕩器 74122 可再觸發單穩態多諧振蕩器 74123 雙可再觸發單穩態多諧振蕩器 74125 三態輸出高有效四總線緩沖門 74126 三態輸出低有效四總線緩沖門 7413 4輸入端雙與非施密特觸發器 74132 2輸入端四與非施密特觸發器 74133 13輸入端與非門 74136 四異或門 74138 3-8線譯碼器/復工器 74139 雙2-4線譯碼器/復工器 7414 六反相施密特觸發器 74145 BCD—十進制譯碼/驅動器 7415 開路輸出3輸入端三與門 74150 16選1數據選擇/多路開關 74151 8選1數據選擇器 74153 雙4選1數據選擇器 74154 4線—16線譯碼器
上傳時間： 2014-01-10
上傳用戶：jackgao
說明： 此演示程序包含六個任務： softclock 軟時鐘任務 task1 向端口2的每個管腳輸出方波的任務 task2 向端口3的每個管腳輸出方波的任務 task3 向端口4的每個管腳輸出方波的任務 task4 向端口5的每個管腳輸出方波的任務 taskled 點亮P1.0上指示燈的任務 6個任務，加上M430/OS的空閑任務，共7個任務，系統開辟了6塊堆棧，空閑任務使用main程序的堆棧，空閑任務不保存現場。每塊堆棧的大小可以不同。 軟時鐘任務利用M430/OS的多任務延時模擬了一個有年、月、日、時、分、秒的時鐘，并且可以日期 時間格式為BCD格式或10進制格式。 此程序可以直接在MSP430F149的仿真頭上運行 程序空間、數據空間都由編譯器自動分配。
標簽： softclock task1 task2 task3
上傳時間： 2013-12-21
上傳用戶：liglechongchong
