亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

BLASTER

  • USB-BLASTER中EEPROM的驅(qū)動(dòng)程序

    USB-BLASTER中EEPROM的驅(qū)動(dòng)程序

    標(biāo)簽: USB-BLASTER EEPROM 驅(qū)動(dòng)程序

    上傳時(shí)間: 2017-03-26

    上傳用戶:silenthink

  • USB-BLASTER EEPROM 燒寫(xiě)工具

    USB-BLASTER EEPROM 燒寫(xiě)工具

    標(biāo)簽: USB-BLASTER EEPROM 燒寫(xiě)

    上傳時(shí)間: 2014-12-05

    上傳用戶:13215175592

  • USB-BLASTER CPLD主程序

    USB-BLASTER CPLD主程序,包括不包括管腳分配,添加有說(shuō)明。

    標(biāo)簽: USB-BLASTER CPLD 程序

    上傳時(shí)間: 2017-03-26

    上傳用戶:luopoguixiong

  • usb-BLASTER

    usb-BLASTER,USB口的CPLD下載線路,全套制作資料,內(nèi)有詳細(xì)說(shuō)明

    標(biāo)簽: usb-BLASTER

    上傳時(shí)間: 2013-12-19

    上傳用戶:妄想演繹師

  • USB BLASTER 為Altera 公司針對(duì) CPLD / FPGA 推出的高速編程設(shè)備

    USB BLASTER 為Altera 公司針對(duì) CPLD / FPGA 推出的高速編程設(shè)備

    標(biāo)簽: BLASTER Altera CPLD FPGA

    上傳時(shí)間: 2017-05-22

    上傳用戶:dancnc

  • VHDL的應(yīng)用:USB-BLASTER的原理圖

    VHDL的應(yīng)用:USB-BLASTER的原理圖

    標(biāo)簽: USB-BLASTER VHDL 原理圖

    上傳時(shí)間: 2014-01-08

    上傳用戶:希醬大魔王

  • 怎么更好有效的安裝USB-BLASTER軟件

    怎么更好有效的安裝USB-BLASTER軟件

    標(biāo)簽: USB-BLASTER 軟件

    上傳時(shí)間: 2017-09-06

    上傳用戶:saharawalker

  • W32.BLASTER.Worm is a worm that propagates by exploiting the Microsoft Windows DCOM RPC Interface Bu

    W32.BLASTER.Worm is a worm that propagates by exploiting the Microsoft Windows DCOM RPC Interface Buffer Overrun Vulnerability (BID 8205). http://www.symantec.com/security_response/writeup.jsp?docid=2003-081113-0229-99&tabid=2

    標(biāo)簽: exploiting propagates Microsoft Interface

    上傳時(shí)間: 2013-12-18

    上傳用戶:zhuyibin

  • 基于USB2.0的FPGA配置接口及實(shí)驗(yàn)開(kāi)發(fā)評(píng)估板設(shè)計(jì)與實(shí)現(xiàn).rar

    信號(hào)與信息處理是信息科學(xué)中近幾年來(lái)發(fā)展最為迅速的學(xué)科之一,隨著片上系統(tǒng)(SOC,System On Chip)時(shí)代的到來(lái),FPGA正處于革命性數(shù)字信號(hào)處理的前沿。基于FPGA的設(shè)計(jì)可以在系統(tǒng)可再編程及在系統(tǒng)調(diào)試,具有吞吐量高,能夠更好地防止授權(quán)復(fù)制、元器件和開(kāi)發(fā)成本進(jìn)一步降低、開(kāi)發(fā)時(shí)間也大大縮短等優(yōu)點(diǎn)。然而,FPGA器件是基于SRAM結(jié)構(gòu)的編程工藝,掉電后編程信息立即丟失,每次加電時(shí),配置數(shù)據(jù)都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統(tǒng)設(shè)計(jì)中具有極其重要的價(jià)值,這也給用于可編程邏輯器件編程的配置接口電路和實(shí)驗(yàn)開(kāi)發(fā)設(shè)備提出了更高的要求。 本論文基于IEEE1149.1標(biāo)準(zhǔn)和USB2.0技術(shù),完成了FPGA配置接口電路及實(shí)驗(yàn)開(kāi)發(fā)板的設(shè)計(jì)與實(shí)現(xiàn)。作者在充分理解IEEE1149.1標(biāo)準(zhǔn)和USB技術(shù)原理的基礎(chǔ)上,針對(duì)Altcra公司專用的USB數(shù)據(jù)配置電纜USB-BLASTER,對(duì)其內(nèi)部工作原理及工作時(shí)序進(jìn)行測(cè)試與詳細(xì)分析,完成了基于USB配置接口的FPGA芯片開(kāi)發(fā)實(shí)驗(yàn)電路的完整軟硬件設(shè)計(jì)及功能時(shí)序仿真。作者最后進(jìn)行了軟硬件調(diào)試,完成測(cè)試與驗(yàn)證,實(shí)現(xiàn)了對(duì)Altera系列PLD的配置功能及實(shí)驗(yàn)開(kāi)發(fā)板的功能。 本文討論的USB下載接口電路被驗(yàn)證能在Altera的QuartusII開(kāi)發(fā)環(huán)境下直接使用,無(wú)須在主機(jī)端另行設(shè)計(jì)通信軟件,其兼容性較現(xiàn)有設(shè)計(jì)有所提高。由于PLD(Programmable Logic Device)廠商對(duì)其知識(shí)產(chǎn)權(quán)嚴(yán)格保密,使得基于USB接口的配置電路應(yīng)用受到很大限制,同時(shí)也加大了自行對(duì)其進(jìn)行開(kāi)發(fā)設(shè)計(jì)的難度。 與傳統(tǒng)的基于PC并口的下載接口電路相比,本設(shè)計(jì)的基于USB下載接口電路及FPGA實(shí)驗(yàn)開(kāi)發(fā)板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對(duì)PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調(diào)試NiosII嵌入式軟核處理器等明顯優(yōu)勢(shì)。從成本來(lái)看,本設(shè)計(jì)的USB配置接口電路及FPGA實(shí)驗(yàn)開(kāi)發(fā)板與其同類產(chǎn)品相比有較強(qiáng)的競(jìng)爭(zhēng)力。

    標(biāo)簽: FPGA USB 2.0

    上傳時(shí)間: 2013-04-24

    上傳用戶:lingduhanya

  • 實(shí)驗(yàn)開(kāi)發(fā)評(píng)估板設(shè)計(jì)與實(shí)現(xiàn)

    信號(hào)與信息處理是信息科學(xué)中近幾年來(lái)發(fā)展最為迅速的學(xué)科之一,隨著片上系統(tǒng)(SOC,System On Chip)時(shí)代的到來(lái),FPGA正處于革命性數(shù)字信號(hào)處理的前沿。基于FPGA的設(shè)計(jì)可以在系統(tǒng)可再編程及在系統(tǒng)調(diào)試,具有吞吐量高,能夠更好地防止授權(quán)復(fù)制、元器件和開(kāi)發(fā)成本進(jìn)一步降低、開(kāi)發(fā)時(shí)間也大大縮短等優(yōu)點(diǎn)。然而,FPGA器件是基于SRAM結(jié)構(gòu)的編程工藝,掉電后編程信息立即丟失,每次加電時(shí),配置數(shù)據(jù)都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統(tǒng)設(shè)計(jì)中具有極其重要的價(jià)值,這也給用于可編程邏輯器件編程的配置接口電路和實(shí)驗(yàn)開(kāi)發(fā)設(shè)備提出了更高的要求。 本論文基于IEEE1149.1標(biāo)準(zhǔn)和USB2.0技術(shù),完成了FPGA配置接口電路及實(shí)驗(yàn)開(kāi)發(fā)板的設(shè)計(jì)與實(shí)現(xiàn)。作者在充分理解IEEE1149.1標(biāo)準(zhǔn)和USB技術(shù)原理的基礎(chǔ)上,針對(duì)Altcra公司專用的USB數(shù)據(jù)配置電纜USB-BLASTER,對(duì)其內(nèi)部工作原理及工作時(shí)序進(jìn)行測(cè)試與詳細(xì)分析,完成了基于USB配置接口的FPGA芯片開(kāi)發(fā)實(shí)驗(yàn)電路的完整軟硬件設(shè)計(jì)及功能時(shí)序仿真。作者最后進(jìn)行了軟硬件調(diào)試,完成測(cè)試與驗(yàn)證,實(shí)現(xiàn)了對(duì)Altera系列PLD的配置功能及實(shí)驗(yàn)開(kāi)發(fā)板的功能。 本文討論的USB下載接口電路被驗(yàn)證能在Altera的QuartusII開(kāi)發(fā)環(huán)境下直接使用,無(wú)須在主機(jī)端另行設(shè)計(jì)通信軟件,其兼容性較現(xiàn)有設(shè)計(jì)有所提高。由于PLD(Programmable Logic Device)廠商對(duì)其知識(shí)產(chǎn)權(quán)嚴(yán)格保密,使得基于USB接口的配置電路應(yīng)用受到很大限制,同時(shí)也加大了自行對(duì)其進(jìn)行開(kāi)發(fā)設(shè)計(jì)的難度。 與傳統(tǒng)的基于PC并口的下載接口電路相比,本設(shè)計(jì)的基于USB下載接口電路及FPGA實(shí)驗(yàn)開(kāi)發(fā)板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對(duì)PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調(diào)試NiosII嵌入式軟核處理器等明顯優(yōu)勢(shì)。從成本來(lái)看,本設(shè)計(jì)的USB配置接口電路及FPGA實(shí)驗(yàn)開(kāi)發(fā)板與其同類產(chǎn)品相比有較強(qiáng)的競(jìng)爭(zhēng)力。

    標(biāo)簽: 實(shí)驗(yàn) 評(píng)估板

    上傳時(shí)間: 2013-06-07

    上傳用戶:2525775

主站蜘蛛池模板: 尼勒克县| 微山县| 丰原市| 开江县| 沧州市| 昭觉县| 茂名市| 上思县| 兰西县| 老河口市| 石棉县| 乌恰县| 荔浦县| 宿松县| 伽师县| 德令哈市| 万源市| 通江县| 安丘市| 忻州市| 诸城市| 永嘉县| 昌宁县| 承德县| 东乡县| 昌乐县| 呼伦贝尔市| 中超| 渭源县| 九龙坡区| 县级市| 楚雄市| 怀宁县| 凯里市| 江都市| 西青区| 申扎县| 伽师县| 葫芦岛市| 岳西县| 古丈县|