C語言實(shí)現(xiàn)RS232上、下位機(jī)串行通信 C語言實(shí)現(xiàn)RS232上、下位機(jī)串行通信
上傳時(shí)間： 2013-06-03
上傳用戶：haobin315
C語言實(shí)戰(zhàn)105例的光盤所附程序，實(shí)戰(zhàn)C編程
上傳時(shí)間： 2013-05-25
上傳用戶：華華123
本文較詳細(xì)地分析了單片機(jī)C 語言的特點(diǎn)，就單片機(jī)系統(tǒng)資源對(duì)C 語言編程的制約，匯編與C語言混合編程等問題進(jìn)行進(jìn)行了討論，并給出了相應(yīng)的處理程序。關(guān)鍵詞： 單片機(jī)；C 語言；匯編語言；結(jié)構(gòu)化設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：hewenzhi
模糊控制 C語言實(shí)現(xiàn) 利用模糊數(shù)學(xué)的基本思想和理論的控制方法。在傳統(tǒng)的控制領(lǐng)域里，控制系統(tǒng)動(dòng)態(tài)模式的精確與否是影響控制優(yōu)劣的最主要關(guān)鍵，系統(tǒng)動(dòng)態(tài)的信息越詳細(xì)，則越能達(dá)到精確控制的目的。
上傳時(shí)間： 2013-05-20
上傳用戶：shinesyh
本文應(yīng)用EDA技術(shù)，基于FPGA器件設(shè)計(jì)與實(shí)現(xiàn)UART，并采用CRC校驗(yàn)。主要工作如下： 1、在異步串行通信電路部分完全用FPGA來實(shí)現(xiàn)。選用Xilinx公司的SpartanⅢ系列的XC3S1000來實(shí)現(xiàn)異步串行通信的接收、發(fā)送和接口控制功能，利用FPGA集成度比較高，具有在線可編程能力，在其完成各種功能的同時(shí)，完全可以將串行通信接口構(gòu)建其中，可根據(jù)實(shí)際需求分配資源。 2、利用VerilogHDL語言非常容易掌握，功能比VHDL更強(qiáng)大的特點(diǎn)，可以在設(shè)計(jì)時(shí)不斷修改程序，來適用不同規(guī)模的應(yīng)用，而且采用Verilog輸入法與工藝性無關(guān)，利用系統(tǒng)設(shè)計(jì)時(shí)對(duì)芯片的要求，施加不同的約束條件，即可設(shè)計(jì)出實(shí)際電路。 3、利用ModelSim仿真工具對(duì)程序進(jìn)行功能仿真和時(shí)序仿真，以驗(yàn)證設(shè)計(jì)是否能獲得所期望的功能，確定設(shè)計(jì)程序配置到邏輯芯片之后是否可以運(yùn)行，以及程序在目標(biāo)器件中的時(shí)序關(guān)系。 4、為保證數(shù)據(jù)傳輸?shù)恼_性，采用循環(huán)冗余校驗(yàn)CRC(CyclicRedundancyCheck)，該編碼簡單，誤判概率低，為了減少硬件成本，降低硬件設(shè)計(jì)的復(fù)雜度，本設(shè)計(jì)通過CRC算法軟件實(shí)現(xiàn)。 實(shí)驗(yàn)結(jié)果表明，基于EDA技術(shù)的現(xiàn)場(chǎng)可編程門陣列FPGA集成度高，結(jié)構(gòu)靈活，設(shè)計(jì)方法多樣，開發(fā)周期短，調(diào)試方便，修改容易，采用FPGA較好地實(shí)現(xiàn)了串行數(shù)據(jù)的通信功能，并對(duì)數(shù)據(jù)作了一定的處理，本設(shè)計(jì)中為CRC校驗(yàn)。另外，可以利用FPGA的在線可編程特性，對(duì)本設(shè)計(jì)電路進(jìn)行功能擴(kuò)展，以滿足更高的要求。
標(biāo)簽： FPGA CRC 串行 通信實(shí)現(xiàn)
上傳時(shí)間： 2013-04-24
上傳用戶：Altman
msp430單片機(jī)c語言應(yīng)用程序設(shè)計(jì)實(shí)例精講,msp430單片機(jī)c語言應(yīng)用程序設(shè)計(jì)實(shí)例精講,msp430單片機(jī)c語言應(yīng)用程序設(shè)計(jì)實(shí)例精講
標(biāo)簽： msp 430 單片機(jī)c語言
上傳時(shí)間： 2013-05-17
上傳用戶：1222
對(duì)MSP430的C編譯器做詳細(xì)講解，使讀者熟練掌握IAR軟件的使用
上傳時(shí)間： 2013-06-02
上傳用戶：13913148949
在數(shù)字電視系統(tǒng)中，MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié)，所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過復(fù)用打包成傳輸流傳輸出去。目前，只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù)，能夠采用MPEG-2可變碼率統(tǒng)計(jì)復(fù)用方法提高帶寬利用率，保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間，市場(chǎng)潛力巨大，因此對(duì)復(fù)用器的研究開發(fā)非常重要。本文針對(duì)復(fù)用器及其接口技術(shù)進(jìn)行研究并設(shè)計(jì)出成形產(chǎn)品。 文中首先對(duì)MPEG-2標(biāo)準(zhǔn)及NIOS Ⅱ軟核進(jìn)行分析。重點(diǎn)研究了復(fù)用器中的部分關(guān)鍵技術(shù)：PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗(yàn)算法，給出了實(shí)現(xiàn)方法，并通過了硬件驗(yàn)證。然后對(duì)復(fù)用器中主要用到的AsI接口和DS3接口進(jìn)行了分析與研究，給出了設(shè)計(jì)方法，并通過了硬件驗(yàn)證。 本文的主要工作如下： ●首先對(duì)復(fù)用器整體功能進(jìn)行詳細(xì)分析，并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計(jì)方案。 ●在FPGA上采用c語言實(shí)現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實(shí)現(xiàn)快速的PID映射方法，并根據(jù)FPGA特點(diǎn)給出一種新的PID映射方法，減少了邏輯資源的使用，提高了穩(wěn)定性。 ●采用Verilog設(shè)計(jì)了SI信息提取與重構(gòu)的硬件平臺(tái)，并用c語言實(shí)現(xiàn)了SDT表的提取與重構(gòu)算法，在FPGA中成功實(shí)現(xiàn)了動(dòng)態(tài)分配內(nèi)存空間。 ●在FPGA上實(shí)現(xiàn)了．ASI接口，主要分析了位同步的實(shí)現(xiàn)過程，實(shí)現(xiàn)了一種新的快速實(shí)現(xiàn)字節(jié)同步的設(shè)計(jì)。 ●在FPGA上實(shí)現(xiàn)了DS3接口，提出并實(shí)現(xiàn)了一種兼容式DS3接口設(shè)計(jì)。并對(duì)幀同步設(shè)計(jì)進(jìn)行改進(jìn)。 ●完成部分PCB版圖設(shè)計(jì)，并進(jìn)行調(diào)試監(jiān)測(cè)。 本復(fù)用器設(shè)計(jì)最大特點(diǎn)是將軟件設(shè)計(jì)和硬件設(shè)計(jì)進(jìn)行合理劃分，硬件平臺(tái)及接口采用Verilog語言實(shí)現(xiàn)，PSI信息算法主要采用c語言實(shí)現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計(jì)更加靈活，且軟件設(shè)計(jì)與硬件設(shè)計(jì)可同時(shí)進(jìn)行，極大的提高了工作效率。 整個(gè)項(xiàng)目設(shè)計(jì)采用verilog和c兩種語言完成，采用Altera公司的FPGA芯片EP1C20，在Quartus和NIOS IDE兩種設(shè)計(jì)平臺(tái)下設(shè)計(jì)實(shí)現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺(tái)帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器，經(jīng)測(cè)試達(dá)到了預(yù)期的性能和技術(shù)指標(biāo)。
上傳時(shí)間： 2013-06-10
上傳用戶：01010101
PIC C語言編程是新手入門的書，適合喜歡PIC單片機(jī)的朋友看看！
標(biāo)簽： PIC C語言 單片機(jī) 程序設(shè)計(jì)
上傳時(shí)間： 2013-06-07
上傳用戶：qq1908191241
超聲波測(cè)距C程序 超聲波測(cè)距C程序 超聲波測(cè)距C程序
上傳時(shí)間： 2013-04-24
上傳用戶：luominghua
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
