本設計以AT89C52為核心,充分利用AT89C52的三個定時/計時器,采用測量N個周期信號波形的算法.實現了頻率,周期高精度的測量.
標簽： 89C C52 AT 89
上傳時間： 2015-09-24
上傳用戶：上善若水
可批次轉換TIFF(包含TFW)或JPG(包含JGW)格式影像成ECW格式,方便大量壓縮及轉換GIS圖形格式
標簽： TIFF TFW JPG JGW
上傳時間： 2014-06-28
上傳用戶：fredguo
基于決策樹的n則交叉驗證分類器 （決策樹程序直接調用matlab中的） crossvalidate.m N則交叉驗證程序，N可選 NDT.mat 含9個國際公認標準數據集，已做過標么處理，可直接使用 專業
標簽： crossvalidate matlab 決策樹 交叉驗證
上傳時間： 2013-12-29
上傳用戶：784533221
以wxWidget撰寫的簡繁體中文轉換程式 已在Linux上編譯過
標簽： wxWidget Linux 程式
上傳時間： 2014-05-28
上傳用戶：sunjet
這是一個用單片機控制CAN總線芯片SJA1000傳輸的C51程序,89C51單片機,sja1000.h是內部寄存器的定義,main.c是傳輸主程序
標簽： 1000 main CAN C51
上傳時間： 2014-12-02
上傳用戶：xaijhqx
陽曆與陰曆換算 很好用的陰曆與陰曆互相轉換的Pascal程式庫
標簽： Pascal 程式
上傳時間： 2013-12-24
上傳用戶：hfmm633
利用帶CAN控制器的高性能8位單片機80C592,研制了能同時接受8路不同 測溫元件輸入的帶現場總線接口的新型智能溫度變送器,并對該變送器的軟硬件組成和使
標簽： CAN 592 變送器 80
上傳時間： 2013-12-25
上傳用戶：牧羊人8920
sin產生器，可以於VHDL產生sin之數值波形，進而輸出至dac做轉換
標簽： sin
上傳用戶：小儒尼尼奧
將VHDL設計轉換成Verilog設計的程式
標簽： Verilog VHDL 程式
上傳時間： 2016-01-18
上傳用戶：wkchong
DPLL由 鑒相器 模K加減計數器 脈沖加減電路 同步建立偵察電路 模N分頻器 構成. 整個系統的中心頻率(即signal_in和signal_out的碼速率的2倍) 為clk/8/N. 模K加減計數器的K值決定DPLL的精度和同步建立時間,K越大,則同步建立時間長,同步精度高.反之則短,低.
標簽： signal_out signal_in DPLL 模
上傳時間： 2013-12-26
上傳用戶：希醬大魔王
蟲蟲下載站版權所有 京ICP備2021023401號-1
