幾個(gè)關(guān)于CPLD和CAN總線的資料
幾個(gè)關(guān)于CPLD和CAN總線的資料，和大家共享...
CAN-RS技術(shù)資料
?? 資源總數(shù)：4857
?? 源代碼：458543
?? 電路圖：1
?? CAN-RS全部資料 (4857個(gè))
can協(xié)議vhdl控制器
目前市面上比較流行的can協(xié)議vhdl控制器，提供源碼參考設(shè)計(jì)，同仁可自行下載...
RS譯碼的Euclid算法及其FPGA實(shí)現(xiàn)
RS譯碼的Euclid算法及其FPGA實(shí)現(xiàn)，并通過仿真器的出結(jié)果，對于設(shè)計(jì)ＲＳ譯碼很有幫助...
一個(gè)關(guān)于4路CAN卡的硬件程序,用VHDL編寫
一個(gè)關(guān)于4CAN卡的硬件程序,用VHDL編寫.就是4路CAN總線...
CAN總線
CAN總線，Ｉ２Ｃ，ＵＳＢ等的ＦＰＧＡ實(shí)現(xiàn)源碼...
VxWorks下PC104-CAN驅(qū)動(dòng)程序設(shè)計(jì)
VxWorks下PC104-CAN驅(qū)動(dòng)程序設(shè)計(jì),系統(tǒng)的基本功能是通過CPLD 來實(shí)現(xiàn)PC/104 總線SPI 總線的數(shù)據(jù)交換...
用CPLD驅(qū)動(dòng)SJA1000 CAN控制器
用CPLD驅(qū)動(dòng)SJA1000 CAN控制器...
基于FPGA的can 總線設(shè)計(jì)
基于FPGA的can 總線設(shè)計(jì)，采用verilog語言編寫。在FPGA的開發(fā)環(huán)境下，新建一個(gè)工程，然后將本文件中的各個(gè)源代碼添加進(jìn)工程里，即可運(yùn)行仿真。...
Can convert data file(txt format)to CAD(scr)file,and draw curve!
Can convert data file(txt format)to CAD(scr)file,and draw curve!...
同步RS觸發(fā)器工作特性的Multisim仿真
給出了具有置0、置1功能及不確定輸出狀態(tài)的同步RS觸發(fā)器的Multisim仿真方法，即用字組產(chǎn)生器產(chǎn)生所需的各類輸入信號，用四蹤示波器同步顯示輸入信號及狀態(tài)輸出信號的波形，可直觀描述觸發(fā)器的置0、置1...