用模擬退火算法求解旅行商問題 T(t+1)＝k×T(t) 式中k為正的略小于1.00的常數，t為降溫的次數
上傳時間： 2013-12-02
上傳用戶：kristycreasy
t-t變化算法重要參考文獻，其中寫了很多很有用的參考建議，有助于算法的高效開發。
上傳時間： 2016-06-25
上傳用戶：csgcd001
NTERNATIONAL TELECOMMUNICATION UNION ITU-T T.4 TELECOMMUNICATION STANDARDIZATION SECTOR OF ITU (07/2003) ITU-T T.4 2003. SERIES T: TERMINALS FOR TELEMATIC SERVICES Standardization of Group 3 facsimile terminals for document transmission ITU-T Recommendation T.4 ITU-T Rec.
標簽： TELECOMMUNICATION STANDARDIZATION NTERNATIONAL SECTOR
上傳時間： 2016-10-15
上傳用戶：彭玖華
歐幾里德算法：輾轉求余 原理: gcd(a,b)=gcd(b,a mod b) 當b為0時,兩數的最大公約數即為a getchar()會接受前一個scanf的回車符
上傳時間： 2014-01-10
上傳用戶：2467478207
//9488定時器B功能測試 9488定時器B功能測試B:DAMI調試通過: 9488 8位定時器B的使用 有關的I/O為三個:TBPWM(輸出)(P1.0) 模式有:間隔定時功能,PWM模式 有定時中斷:定時器B溢出中斷
上傳時間： 2017-06-01
上傳用戶：ryb
相關分析與卷積運算 。matlab 實現。 信號函數為x(t)=(1-|t|/T)[u(t+T)-u(t-T)],h(t)= e-a*t*tsin(2πft)
上傳時間： 2017-07-10
上傳用戶：731140412
、完成以下描述算術表達式的算符優先文法的算符優先分析過程。 G[E]:E→E+T∣E-T∣T T→T*F∣T/F∣F F→(E)∣i
上傳時間： 2017-09-09
上傳用戶：GavinNeko
sourceforge歷史版本完整下載: http://sourceforge.net/project/showfiles.php?group_id=202044 提供了基于b樹索引算法的文件數據數據庫模塊詳見storage/目錄下面的 btree.c與pager.c container目錄為常用的容器實現，如果rbtree avltree map heap list vector hashtable deque T樹 B樹, test目錄為測試程序代碼經過初步測試，比較穩定。 os_api:裝一些操作系統相關的接口函數。已完成event mutex sem thread pipe相關的封裝 advance_container:提供優先級消息隊列,普通消息隊列，定時器容器。 frame:目前提供了listerner（linux下版本，模仿ace的反應器）定時器 algorithm:補充了堆排序 與快速排序 所有代碼均已在windows linux與uclinux + arm44b0平臺下測試 歡迎交流 msn:lsccsl@163.net mail:lsccsl@tom.com
標簽： sourceforge showfiles group_id project
上傳時間： 2016-07-16
上傳用戶：lili123
ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
安規設計注意事項1. 件選用(1) 在件選用方面,要求掌握:a .安規件有哪些?(見三.安規件介紹)b.安規件要求安規件的要求就是要取得安規機構的認證或是符合相關安規標準;c.安規件額定值任何件均必須依 MANUFACTURE 規定的額定值使用;I 額定電壓;II 額定電;III 溫額定值;(2). 件的溫升限制a. 一般電子件: 依件規格之額定溫值,決定其溫上限b. 線圈類: 依其絕緣系統耐溫決定Class A ΔT≦75℃Class E ΔT≦90℃Class B ΔT≦95℃Class F ΔT≦115℃Class H ΔT≦140℃c. 人造橡膠或PVC 被覆之線材及電源線類:有標示耐溫值 T 者ΔT≦(T-25)℃無標示耐溫值 T 者ΔT≦50℃d. Bobbin 類: 無一定值,但須做125℃球壓測試;e. 端子類: ΔT≦60℃f. 溫升限值I. 如果有規定待測物的耐溫值(Tmax),則:ΔT≦Tmax-TmraII. 如果有規定待測物的溫升限值(ΔTmax),則:ΔT≦ΔTmax+25-Tmra其中 Tmra=制造商所規定的設備允許操作室溫或是25℃
上傳時間： 2013-10-14
上傳用戶：674635689
