固態(tài)硬盤是一種以FLASH為存儲介質(zhì)的新型硬盤。由于它不像傳統(tǒng)硬盤一樣以高速旋轉(zhuǎn)的磁盤為存儲介質(zhì)，不需要浪費大量的尋道時間，因此它有著傳統(tǒng)硬盤不可比擬的順序和隨機存儲速度。同時由于固態(tài)硬盤不存在機械存儲結(jié)構(gòu)，因此還具有高抗震性、無工作噪音、可適應(yīng)惡劣工作環(huán)境等優(yōu)點。隨著計算機技術(shù)的高速發(fā)展，固態(tài)硬盤技術(shù)已經(jīng)成為未來存儲介質(zhì)技術(shù)發(fā)展的必然趨勢。 本文以設(shè)計固態(tài)硬盤控制芯片IDE接口部分為項目背景，通過可編程邏輯器件FPGA，基于ATA協(xié)議并使用硬件編程語言verilog，設(shè)計了一個位于設(shè)備端的IDE控制器。該IDE控制器的主要作用在于解析主機所發(fā)送的IDE指令并控制硬盤設(shè)備進(jìn)行相應(yīng)的狀態(tài)遷移和指令操作，從而完成硬盤設(shè)備端與主機端之間基本的狀態(tài)通信以及數(shù)據(jù)通信。論文主要完成了幾個方面的內(nèi)容。第一：論文從固態(tài)硬盤的基本結(jié)構(gòu)出發(fā)，分析了固態(tài)硬盤IDE控制器的功能性需求以及寄存器傳輸、PIO傳輸和UDMA傳輸三種ATA協(xié)議主要傳輸模式所必須遵循的時序要求，并概括了IDE控制器設(shè)計的要點和難點；第二：論文設(shè)計了IDE控制器的總體功能框架，將IDE控制器從功能上分為寄存器部分、頂層控制模塊、異步FIFO模塊、PIO控制模塊、UDMA控制模塊以及CRC校驗?zāi)K六大子功能模塊，并分析了各個子功能模塊的基本工作原理和具體功能設(shè)計；第三：論文以設(shè)計狀態(tài)機流程和主要控制信號的方式實現(xiàn)了各個具體子功能模塊并列舉了部分關(guān)鍵代碼，同時給出了主要子功能模塊的時序仿真圖；最后，論文給出了基于PIO傳輸模式和基于UDMA傳輸模式的具體指令操作流程實現(xiàn)，并通過SAS邏輯分析儀和QuartusⅡ?qū)DE控制器進(jìn)行了功能測試和分析，驗證了本論文設(shè)計的正確性。
上傳時間： 2013-07-31
上傳用戶：liangrb
圖像是人類智能活動重要的信息來源之一，是人類相互交流和認(rèn)識世界的主要媒體。隨著信息高速公路、數(shù)字地球概念的提出，人們對圖像處理技術(shù)的需求與日劇增，同時VLSI技術(shù)的發(fā)展給圖像處理技術(shù)的應(yīng)用提供了廣闊的平臺。圖像處理技術(shù)是圖像識別和分析的基礎(chǔ)，所以圖像處理技術(shù)對整個圖像工程來說就非常重要，對圖像處理技術(shù)的實現(xiàn)的研究也就具有重要的理論意義與實用價值，包括對傳統(tǒng)算法的改進(jìn)和硬件實現(xiàn)的研究。仿生算法的興起為圖像處理問題的解決提供了一條十分有效的新途徑；FPGA技術(shù)的發(fā)展為圖像處理的硬件實現(xiàn)提供了有效的平臺。 @@ 本文在詳細(xì)介紹鄰域圖像處理算法及其數(shù)據(jù)結(jié)構(gòu)、遺傳算法和蟻群算法基本原理的基礎(chǔ)上，將其應(yīng)用于圖像增強和圖像分割的圖像處理問題之中，并將其用FPGA技術(shù)實現(xiàn)。論文中采用遺傳算法自適應(yīng)的確定非線性變換函數(shù)的參數(shù)對圖像進(jìn)行增強，在采用FPGA來實現(xiàn)的過程中先對系統(tǒng)進(jìn)行模塊劃分，主要分為初始化模塊、選擇模塊、適應(yīng)度模塊、控制模塊等，然后利用VHDL語言描述各個功能模塊，為了提高設(shè)計效率，利用IP核進(jìn)行存儲器設(shè)計，利用DSP Builder進(jìn)行數(shù)學(xué)運算處理。時序控制是整個系統(tǒng)設(shè)計的核心，為盡量避免毛刺現(xiàn)象，各模塊的時序控制都是采用單進(jìn)程的Moore狀態(tài)機實現(xiàn)的。在圖像分割環(huán)節(jié)中，圖像分割問題轉(zhuǎn)換為求圖像的最大熵問題，采用蟻群算法對改進(jìn)的最大熵確定的適應(yīng)度函數(shù)進(jìn)行優(yōu)化，并對基于FPGA和蟻群算法實現(xiàn)圖像分割的各個模塊設(shè)計進(jìn)行了詳細(xì)介紹。 @@ 對實驗結(jié)果進(jìn)行分析表明遺傳算法和蟻群算法在數(shù)字圖像處理中的使用明顯改善了處理的效果，在利用FPGA實現(xiàn)遺傳算法和蟻群算法的整個設(shè)計過程中由于充分發(fā)揮了FPGA的并行計算能力及流水線技術(shù)的應(yīng)用，大大提高算法的運行速度。 @@關(guān)鍵詞：圖像處理；遺傳算法；蟻群算法；FPGA
標(biāo)簽： FPGA 數(shù)字圖像處理
上傳時間： 2013-06-03
上傳用戶：小火車?yán)怖怖?/p>
數(shù)字圖像通信的最廣泛的應(yīng)用就是數(shù)字電視廣播系統(tǒng)，與以往的模擬電視業(yè)務(wù)相比，數(shù)字電視在節(jié)省頻譜資源、提高節(jié)目質(zhì)量方面帶來了一場新的革命，而與此對應(yīng)的DVB（Digital Video Broadcasting）標(biāo)準(zhǔn)的建立更是加速了數(shù)字電視廣播系統(tǒng)的大規(guī)模應(yīng)用。DVB標(biāo)準(zhǔn)選定MPEG—2標(biāo)準(zhǔn)作為音頻及視頻的編碼壓縮方式，隨后對MPEG—2碼流進(jìn)行打包形成TS流（transport stream），進(jìn)行多個傳輸流復(fù)用，最后通過不同媒介進(jìn)行傳輸。在DVB標(biāo)準(zhǔn)的傳輸系統(tǒng)中，無論是衛(wèi)星傳輸，電纜傳輸還是地面?zhèn)鬏?，為了保障圖像質(zhì)量，使數(shù)字節(jié)目在傳輸過程中避免出現(xiàn)因受到各種信道噪聲干擾而出現(xiàn)失真的現(xiàn)象，都采用了信道編碼的方式來保護(hù)傳輸數(shù)據(jù)。信道編碼是數(shù)字通信系統(tǒng)中一個必需的、重要的環(huán)節(jié)。 信道編碼設(shè)計方案的優(yōu)劣決定了DVB系統(tǒng)的成功與否，本文重點研究了DVB系統(tǒng)中的信道編碼算法及其FPGA實現(xiàn)方案，主要進(jìn)行了如下幾項工作： 1）介紹了DVB系統(tǒng)信道編碼的基本概念及特點，深入研究了DVB標(biāo)準(zhǔn)中信道編碼部分的關(guān)鍵技術(shù)，并針對每個信道編碼模塊進(jìn)行工作原理分析、算法分析。 2）根據(jù)DVB信道編碼的特點，重點對信道編碼中四個模塊，包括擾碼、RS編碼、卷積交織編碼和卷積編碼的FPGA硬件實現(xiàn)算法進(jìn)行了比較詳細(xì)的分析，并闡述了每個模塊及QPSK調(diào)制的設(shè)計方案及實現(xiàn)模塊功能的程序流程。 3）在RS（204，188）編碼過程中，利用有限域常數(shù)乘法器的特點，對編碼器進(jìn)行了優(yōu)化，在很大程度上提高了編碼效率，卷積交織器部分采用RAM移位法，實現(xiàn)起來更為簡單且節(jié)省了FPGA器件內(nèi)部資源。 4）設(shè)計以Altera公司的QuartusⅡ為開發(fā)平臺，利用FPGA芯片EP1C6Q240C8完成了信道編碼各模塊及QPSK調(diào)制的硬件實現(xiàn)，通過Verilog HDL描述和時序仿真來驗證算法的可行性，并給出系統(tǒng)設(shè)計中減少毛刺的方法，使系統(tǒng)更為穩(wěn)定。最終的系統(tǒng)仿真結(jié)果表明該系統(tǒng)工作穩(wěn)定，達(dá)到了DVB系統(tǒng)信道編碼設(shè)計的要求。
上傳時間： 2013-06-26
上傳用戶：allen-zhao123
同步是移動通信領(lǐng)域中的關(guān)鍵技術(shù)，是保障通信初始和進(jìn)行的必要過程，對系統(tǒng)的性能影響重大?？v觀移動通信系統(tǒng)的發(fā)展史，同步技術(shù)自始至終都是人們研究的熱點。 @@ WCDMA作為第三代移動通信無線接口標(biāo)準(zhǔn)之一，已經(jīng)在全世界范圍內(nèi)得到了商用。小區(qū)搜索是WCDMA的重要物理層過程，是實現(xiàn)下行移動臺和基站間同步的重要手段。 @@ 作為ASIC領(lǐng)域的一種半定制電路，現(xiàn)場可編程門陣列（FPGA）既解決了全定制電路不能修改的不足，又解決了原有可編程器件容量有限的問題。FPGA以其強大的現(xiàn)場可編程能力和開發(fā)速度優(yōu)勢，逐漸成為ASIC電路中設(shè)計周期最短、開發(fā)費用最低、風(fēng)險最小的器件之一。 @@ 因此，研究WCDMA同步算法及其在FPGA中的實現(xiàn)與驗證是具有理論和現(xiàn)實意義的。本文首先介紹了WCDMA物理層基礎(chǔ)，接著詳細(xì)討論了WCDMA主同步、輔同步和導(dǎo)頻同步的原理，介紹了前兩步同步的改進(jìn)型算法和證明，并和傳統(tǒng)相關(guān)算法在資源和實現(xiàn)復(fù)雜度方面進(jìn)行了比較，給出了下行同步的浮點仿真結(jié)果和分析。之后，深入討論了下行同步的FPGA （V4-SX-35）實現(xiàn)方案、運算流程和模塊間的接口設(shè)計。最后，介紹了下行同步的FPGA驗證方法。 @@ 本文較為深入的討論了WCDMA下行同步的算法和FPGA實現(xiàn)方案，給出了理論分析和仿真、實驗結(jié)果。并在低復(fù)雜度和資源開銷條件下，完成了FPGA的硬件設(shè)計和片上測試，達(dá)到了系統(tǒng)的性能指標(biāo)。 @@關(guān)鍵詞：WCDMA；同步；小區(qū)搜索；FPGA
上傳時間： 2013-04-24
上傳用戶：wsm555
根據(jù)交通部公布的數(shù)據(jù)，交通事故呈逐年上升趨勢，交通事故不僅給公民的財產(chǎn)造成了損失，而且給公民的人身安全也會造成威脅。因此如何更好地避免交通事故成為一個焦點課題，汽車安全系統(tǒng)更是成為汽車生產(chǎn)商和研究機構(gòu)的研究熱點。 當(dāng)前汽車安全系統(tǒng)有兩大種類：一是被動式安全系統(tǒng)。例如：安全帶，安全氣囊等。二是主動式安全系統(tǒng)。主動安全系統(tǒng)又分為主動被動式和主動自動式。前者有ABS等。后者有汽車自動防撞系統(tǒng)和倒車?yán)走_(dá)等。 本文采用激光測距系統(tǒng)，開發(fā)一種汽車在高速公路上行駛的主動式防撞系統(tǒng)，本文的重點是開發(fā)測距預(yù)警系統(tǒng)，采用專門的激光測距芯片和接收芯片，并采用FPGA(Filed Programmable Gate Array)作為主控芯片，對前車進(jìn)行有效的監(jiān)控，根據(jù)檢測得到的數(shù)據(jù)，實時提出建議和報警，提醒駕駛員減速或者采取制動措施，從而達(dá)到預(yù)防追尾碰撞的目的。本文工作主要有以下幾個方面： 1) 在比較分析激光、雷達(dá)和毫米波等測距方法的基礎(chǔ)上，根據(jù)市場需求及潛在用戶分析，確定采用激光脈沖測距方式。針對激光脈沖測距存在的技術(shù)難題，提出以FPGA作為系統(tǒng)核心控制模塊的測距系統(tǒng)設(shè)計方案。 2) 根據(jù)對車載動態(tài)測距系統(tǒng)測量精度、測量頻率和測量范圍的基本要求，結(jié)合脈沖激光測距的特點，提出采用多頭脈沖激光測距和多周期脈沖測量的技術(shù)方案。該方案可有效提高系統(tǒng)測距精度和測量范圍，降低系統(tǒng)成本。 3) 基于上述方案，完成了基于FPGA的多頭脈沖激光測距系統(tǒng)的各功能模塊的詳細(xì)設(shè)計、功能仿真、綜合優(yōu)化及板級測試實驗。實驗表明，各主要功能模塊基本達(dá)到預(yù)期設(shè)計要求，為測距系統(tǒng)的后期開發(fā)奠定了基礎(chǔ)。 4) 完成了激光測距傳感器外圍光電轉(zhuǎn)換電路、電源轉(zhuǎn)換電路及通訊接口的設(shè)計、制作、安裝及實驗室調(diào)試。 5) 最后對論文研究工作進(jìn)行了總結(jié)，提出了系統(tǒng)的不足之處和進(jìn)一步研究工作的方向。
標(biāo)簽： FPGA 激光測距系統(tǒng)
上傳時間： 2013-05-24
上傳用戶：yoleeson
隨著ASIC設(shè)計規(guī)模的增長，功能驗證已成為整個開發(fā)周期的瓶頸。傳統(tǒng)的基于軟件模擬和硬件仿真的邏輯驗證方法已難以滿足應(yīng)用的要求，基于FPGA組的原型驗證方法能有效縮短系統(tǒng)的開發(fā)周期，可提供更快更全面的驗證。由于FPGA芯片容量的增加跟不上ASIC設(shè)計規(guī)模的增長，單芯片已無法容納整個設(shè)計，所以常常需要對設(shè)計進(jìn)行邏輯分割，將子邏輯塊映射到FPGA陣列中。 本文對邏輯驗證系統(tǒng)的可配置互連結(jié)構(gòu)和ASIC邏輯分割算法進(jìn)行了深入的研究，提出了FPGA陣列的非對稱可配置互連結(jié)構(gòu)。與現(xiàn)有的對稱互連結(jié)構(gòu)相比，該結(jié)構(gòu)能提供更多的互連通道，可實現(xiàn)對I/O數(shù)量、電平類型和互連路徑的靈活配置。 本文對邏輯分割算法進(jìn)行了較深入的研究。針對現(xiàn)有的兩類分割算法存在的不足，提出并實現(xiàn)了基于設(shè)計模塊的邏輯分割算法，該算法有三個重要特征：1)基于設(shè)計代碼；2)以模塊作為邏輯分割的最小單位；3)使用模塊資源信息指導(dǎo)邏輯分割過程，避免了設(shè)計分割過程的盲目性，簡化了邏輯分割過程。 本文還對并行邏輯分割方法進(jìn)行了研究，提出了兩種基于不同任務(wù)分配策略的并行分割算法，并對其進(jìn)行了模擬和性能分析；驗證了采用并行方案對ASIC邏輯進(jìn)行分割和映射的可行性。 最后基于改進(jìn)的芯片互連結(jié)構(gòu)，使用原型系統(tǒng)驗證方法對某一大規(guī)模ASIC設(shè)計進(jìn)行了邏輯分割和功能驗證。實驗結(jié)果表明，使用改進(jìn)后的FPGA陣列互連結(jié)構(gòu)可以更方便和快捷地實現(xiàn)ASIC設(shè)計的分割和驗證，不但能顯著提高芯片間互連路徑的利用率，而且能給邏輯分割乃至整個驗證過程提供更好的支持，滿足現(xiàn)在和將來大規(guī)模ASIC邏輯驗證的需求。
標(biāo)簽： FPGA ASIC 邏輯 驗證技術(shù)
上傳時間： 2013-06-12
上傳用戶：極客
隨著微處理器的發(fā)展，現(xiàn)代數(shù)字儀表發(fā)展迅速，功能不斷增強。目前，數(shù)字儀表正朝著集成化、智能化、高精度、微功耗、高可靠性發(fā)展。人們對數(shù)字儀表的設(shè)計和性能指標(biāo)也提出了更高的要求，ARM相對于單片機具有更強的處理能力和更好的處理效果，為高精度、智能化儀表的設(shè)計提供了一種新的途徑。 論文首先介紹了國內(nèi)外數(shù)字儀表的發(fā)展情況，并對常見的數(shù)字儀表進(jìn)行了分類，分析了影響數(shù)字儀表性能的主要因素。綜合數(shù)字儀表的性能特點并考慮實現(xiàn)成本，論文提出了一種基于ARM的五位半分辨率數(shù)字儀表設(shè)計方案，并詳細(xì)介紹了儀表的總體設(shè)計思路、硬件電路設(shè)計、軟件設(shè)計及數(shù)據(jù)處理方法。該設(shè)計采用LPC2148芯片為處理核心，使用VFD（真空熒光顯示器）作為儀表人機界面，界面友好且無視角誤差；考慮到在某些現(xiàn)場條件惡劣的情況下也能對數(shù)字儀表讀數(shù)進(jìn)行觀測，采用LabVIEW7.1設(shè)計了上位機顯示界面；構(gòu)建了一個基于LPC2148的開發(fā)平臺，基于平臺設(shè)計了一款具有五位半分辨率的數(shù)字儀表，實現(xiàn)了電壓、電流、電阻等測量功能，同時設(shè)計了溫度讀取、實時時鐘計時、SD卡數(shù)據(jù)存儲等功能，為儀表的智能化設(shè)計奠定了基礎(chǔ)。 通過對該數(shù)字儀表運行情況進(jìn)行記錄，并對記錄的大量數(shù)據(jù)進(jìn)行分析，結(jié)果表明：所設(shè)計的數(shù)字儀表能穩(wěn)定顯示，其精度和顯示分辨率均達(dá)到五位半精度的要求。
上傳時間： 2013-07-20
上傳用戶：ligong
大多數(shù)現(xiàn)在的PCL打印機驅(qū)動程序都是將需要打印的文件(包括圖形或者文本)處理成JPEG文件發(fā)送到打印機進(jìn)行打印，因為這樣一方面可以減少發(fā)送給打印機的數(shù)據(jù)量，一方面可以極大的簡化驅(qū)動程序的開發(fā)。而在打印機內(nèi)部，這些JPEG文件又被解碼成BMP文件進(jìn)行進(jìn)一步的處理。采用這種方式工作的打印機JPEG解碼的工作占據(jù)了其CPU時間的一半以上，所以JPEG文件解碼引擎是打印機的核心之一，提高JPEG的解碼速度對于提高打印機的處理能力至關(guān)重要。 同時，JPEG文件解碼工作是一個計算密集型的作業(yè)，主要有兩個辦法提高它的速度：一個是設(shè)計更高效的算法，一個是采用性能更加強勁的CPU設(shè)備。在單核CPU的嵌入式環(huán)境中，JPEG編解碼速度已經(jīng)幾乎到了極限，難有提升的空間，然而近兩年多核嵌入式芯片的出現(xiàn)，為大幅度提升它的性能提供了可能。 本文基于嵌入式的Linux平臺，采用ARM11 MPCore4核處理器，針對PCL，XL打印機控制語言的JPEG文件解碼設(shè)計和實現(xiàn)了一個高速引擎，主要內(nèi)容為： 分析和解碼PCL，XL文件，提取出其中的JPEG文件。 對JPEG文件實現(xiàn)并行化解碼，在多個處理器核上并行處理，并針對多核處理器構(gòu)架進(jìn)行內(nèi)存讀取等方面的優(yōu)化。 針對多核處理器的特點和優(yōu)勢，設(shè)計和實現(xiàn)多線程調(diào)度算法。 總結(jié)和提取數(shù)據(jù)，分析多核處理器相對于單核處理器的性能提升。 另外，為便于讀者理解，文中簡要介紹了ARM(SIMD)指令集，嵌入式匯編以及與硬件相關(guān)的一些概念。
上傳時間： 2013-06-16
上傳用戶：scorpion
隨著電子技術(shù)的快速發(fā)展，嵌入式系統(tǒng)已經(jīng)成為熱點。嵌入式系統(tǒng)大量應(yīng)用在自動控制、工業(yè)設(shè)備和家用電器當(dāng)中。當(dāng)前應(yīng)用的產(chǎn)品常以嵌入式處理器的形式出現(xiàn)，常用的如PDA、交換機、路由器等。嵌入式的廣泛應(yīng)用大大提高了人們的生活水平。位置敏感探測器（Position Sensible Detector）是一種基于半導(dǎo)體PN結(jié)橫向光電效應(yīng)的光電器件。它具有分辨率高、響應(yīng)速度快、信號處理電路相對簡單等優(yōu)點。我們經(jīng)常將PSD應(yīng)用在與位置、距離、位移、角度的微小測量有關(guān)的場合。本文選用了一維PSD作為系統(tǒng)的探測器，結(jié)合嵌入式技術(shù)，將PSD應(yīng)用于微小位移測量，實現(xiàn)了對微小位移的檢測。 本研究以PSD、ARM、PC機為核心完成了對位移測量系統(tǒng)的設(shè)計。以PSD為核心實現(xiàn)了對信號的轉(zhuǎn)換，利用PSD結(jié)合光學(xué)三角測量法將位移信號轉(zhuǎn)換成電壓信號，然后對電壓信號進(jìn)行放大、濾波等處理之后交由A/D器件進(jìn)行模數(shù)轉(zhuǎn)換。以ARM為核心，主要實現(xiàn)了對數(shù)據(jù)的處理，存儲和通信等功能。將取得的數(shù)字量信號通過特定的軟件程序編程得到位移信號。以PC機為核心，利用VB6.0實現(xiàn)了對實驗數(shù)據(jù)的顯示。PC根據(jù)得到的值與設(shè)定值進(jìn)行比較，根據(jù)這個差值我們可以對系統(tǒng)進(jìn)行進(jìn)一步的完善。分析了位移傳感器技術(shù)、微處理器ARM和嵌入式操作系統(tǒng)的特點、優(yōu)勢和國內(nèi)外的研究現(xiàn)狀；而后介紹了微小位移測量系統(tǒng)的總體功能、系統(tǒng)的總體硬件框架；敘述了位置敏感探測器PSD的原理和結(jié)構(gòu)，介紹了將PSD應(yīng)用于位移測量的設(shè)計過程；在ARM最小系統(tǒng)的硬件平臺下，結(jié)合PSD實現(xiàn)了整個系統(tǒng)的硬件設(shè)計；軟件設(shè)計上，以uClinux操作系統(tǒng)作為軟件平臺，利用內(nèi)核裁剪技術(shù)，移植了BOOTLOADER，設(shè)計了Linux驅(qū)動程序和應(yīng)用程序；最后在系統(tǒng)進(jìn)行調(diào)試的時候，對系統(tǒng)進(jìn)行了必要的改進(jìn)，主要是設(shè)計了相應(yīng)的非線性補償電路，利用MATLAB對實驗數(shù)據(jù)進(jìn)行了擬合與分析。通過實驗數(shù)據(jù)表明，基于ARM和PSD的微小位移測量系統(tǒng)具有精度高，響應(yīng)速度快，并且成本低等優(yōu)點。
上傳時間： 2013-04-24
上傳用戶：gcs333
集中抄表系統(tǒng)是一個集現(xiàn)代化管理、計算機應(yīng)用、現(xiàn)代通訊技術(shù)、自動控制、信息等多學(xué)科技術(shù)于一體，實現(xiàn)電力營銷監(jiān)控、電力營銷管理、營業(yè)抄收、數(shù)據(jù)采集和網(wǎng)絡(luò)連接等多種功能的一個完整的系統(tǒng)。 本文設(shè)計了基于GPRS與ARM技術(shù)的集抄系統(tǒng)，充分利用GPRS通信實時在線、按流量計費、高速傳輸?shù)膬?yōu)點。本系統(tǒng)采用的是華為的GTM900-B模塊，適用于小數(shù)據(jù)量傳送的場合，用戶無需實現(xiàn)PPP協(xié)議也可實現(xiàn)數(shù)據(jù)傳輸功能?；贕PRS與ARM的集中抄表系統(tǒng)包含三個主要的組成部分：基于.NET平臺的系統(tǒng)管理中心（主站），基于GPRS的通信網(wǎng)絡(luò)和基于ARM平臺的終端系統(tǒng)。系統(tǒng)管理中心負(fù)責(zé)系統(tǒng)數(shù)據(jù)的采集、存儲和分析等功能；終端系統(tǒng)實現(xiàn)遠(yuǎn)程用電設(shè)備的信息采集和控制；通信網(wǎng)絡(luò)則在管理中心和終端系統(tǒng)間建立數(shù)據(jù)傳輸鏈路?；贕PRS與ARM的集中抄表系統(tǒng)豐富了以往系統(tǒng)原有的應(yīng)用功能，提升了集中抄表系統(tǒng)的綜合性能。 經(jīng)過測試，本系統(tǒng)能夠順利的進(jìn)行撥號，與主站進(jìn)行正常的數(shù)據(jù)發(fā)送和接收，能正常的對電表數(shù)據(jù)進(jìn)行采集和上位機管理命令下發(fā)，達(dá)到了預(yù)期的效果和設(shè)計要求。本系統(tǒng)已經(jīng)在湖北石首，黃岡，黃石，十堰和湖南部分縣、市有一定規(guī)模的應(yīng)用。在石首地區(qū)復(fù)雜的供電環(huán)境下，20個臺區(qū)所有電表的數(shù)據(jù)都能按時正確的收集到主站，終端也能正常響應(yīng)主站下發(fā)的命令，實現(xiàn)設(shè)計的功能，證明了本系統(tǒng)運行穩(wěn)定可靠，有利于配電網(wǎng)絡(luò)運行的安全性和經(jīng)濟(jì)性管理，對加強用電管理和提高電網(wǎng)供電質(zhì)量起到了積極的作用。
標(biāo)簽： GPRS ARM 抄表系統(tǒng)
上傳時間： 2013-06-29
上傳用戶：jing911003
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
