<delect id="yscaq"></delect>
將立體雜波圖應(yīng)用于氣象雜波的CFAR處理，根據(jù)當(dāng)前雜波環(huán)境的變化實時地產(chǎn)生雜內(nèi)雜外標(biāo)志，從而選擇不同的信號處理支路處理當(dāng)前氣象雜波，提高了雷達(dá)的檢測性能，降低了虛警概率。
上傳時間： 2013-08-11
上傳用戶：ccclll
CFAR代碼，CFAR是用于雷達(dá)的一種濾波方法，稱為平均值濾波，本程序給出了主程序以及CFAR-function，并且有噪音圖和信號圖，可以進(jìn)行比較分析
上傳時間： 2014-01-06
上傳用戶：13681659100
雷達(dá)信號雜波仿真中,對數(shù)正態(tài)雜波的CFAR分析程序
上傳時間： 2015-08-14
上傳用戶：
將立體雜波圖應(yīng)用于氣象雜波的CFAR處理，根據(jù)當(dāng)前雜波環(huán)境的變化實時地產(chǎn)生雜內(nèi)雜外標(biāo)志，從而選擇不同的信號處理支路處理當(dāng)前氣象雜波，提高了雷達(dá)的檢測性能，降低了虛警概率。
上傳時間： 2014-08-17
上傳用戶：Amygdala
Compute Classical CFAR binary detection threshold for radar detection under additive Gaussian white noise criterion and specified false alarm probability.
標(biāo)簽： detection Classical threshold additive
上傳時間： 2013-12-22
上傳用戶：希醬大魔王
Test CA-CFAR on FFT of sinusoidal beats with controllable SNR
標(biāo)簽： controllable sinusoidal CA-CFAR beats
上傳時間： 2013-12-31
上傳用戶：daguda
基于FPGA的恒虛警(CFAR)算法
上傳時間： 2022-07-08
上傳用戶：
雷達(dá)信號處理是雷達(dá)系統(tǒng)的重要組成部分。在數(shù)字信號處理技術(shù)飛速發(fā)展的今天，雷達(dá)信號處理中也普遍使用數(shù)字信號處理技術(shù)。而現(xiàn)場可編程門陣列(FPGA)在數(shù)字信號處理中的廣泛應(yīng)用，使得FPGA在雷達(dá)信號處理中也占據(jù)了重要地位。 針對雷達(dá)信號處理的設(shè)計與實現(xiàn)，本文在以下兩個方面展開研究： 一方面以線性調(diào)頻信號(LFM)為例，分別對幾種基本的雷達(dá)信號處理，如正交相干檢波、脈沖壓縮、動目標(biāo)顯示(MTI)/動目標(biāo)檢測(MTD)和恒虛警(CFAR)詳細(xì)地闡述了其原理，在此基礎(chǔ)上給出了其經(jīng)常采用的實現(xiàn)方法，并在MATLAB環(huán)境中對各個環(huán)節(jié)進(jìn)行了參數(shù)化仿真，詳盡地給出了各環(huán)節(jié)的仿真波形圖。針對仿真結(jié)果，直觀形象地說明了不同實現(xiàn)方法的優(yōu)劣。 另一方面結(jié)合MATLAB仿真結(jié)果，給出利用FPGA實現(xiàn)雷達(dá)信號處理的方案。在Xilinx ISE6.3i軟件集成環(huán)境下，通過對Xilinx提供的IP核的調(diào)用，并與VHDL語言相結(jié)合，完成雷達(dá)信號處理的FPGA實現(xiàn)。
標(biāo)簽： FPGA 雷達(dá)信號 處理系統(tǒng)
上傳時間： 2013-06-08
上傳用戶：qweqweqwe
雷達(dá)信號處理是雷達(dá)系統(tǒng)的重要組成部分。在數(shù)字信號處理技術(shù)飛速發(fā)展的今天，雷達(dá)信號處理中也普遍使用數(shù)字信號處理技術(shù)。而現(xiàn)場可編程門陣列（FPGA）在數(shù)字信號處理中的廣泛應(yīng)用，使得FPGA在雷達(dá)信號處理中也占據(jù)了重要地位。 針對脈壓雷達(dá)信號處理的FPGA實現(xiàn)，本文在以下幾個方面展開研究： 首先對幾種主要的脈沖壓縮信號進(jìn)行了詳細(xì)的分析，得出了各種信號的特點及其處理方式；并比較了各種方式的優(yōu)缺點。 其次對幾種基本的雷達(dá)信號處理如脈沖壓縮、動目標(biāo)檢測（MTD）、恒虛警（CFAR）等詳細(xì)地闡述了其原理；列舉了各種信號處理經(jīng)常采用的實現(xiàn)方法，對各種方法進(jìn)行了比較研究；并針對線性調(diào)頻信號在MATLAB環(huán)境中對雷達(dá)回波信號處理進(jìn)行仿真。 接下來，在Xilinx ISE6.3i軟件集成環(huán)境下，通過對Xilinx提供的免費(fèi)IP核的調(diào)用，并與VHDL語言相結(jié)合，進(jìn)行雷達(dá)信號處理的FPGA實現(xiàn)。
標(biāo)簽： FPGA 雷達(dá)信號處理 系統(tǒng)設(shè)計
上傳時間： 2013-06-24
上傳用戶：lingzhichao
在VTS(Vessel Tramc Services船舶交管系統(tǒng))系統(tǒng)中，雷達(dá)信號的處理器的能力己成為制約雷達(dá)目標(biāo)錄取、跟蹤處理能力和可靠性以及整個VTS系統(tǒng)工作的主要因素。隨著區(qū)域性VTS的建立，要求將雷達(dá)信號以最高的質(zhì)量和最低的代價遠(yuǎn)距離傳輸，而達(dá)到這一要求的關(guān)鍵技術(shù)環(huán)節(jié)一雷達(dá)信息的壓縮處理也將受到雷達(dá)信號預(yù)處理系統(tǒng)的影響。 因此，研究更有效的VTS雷達(dá)信號預(yù)處理系統(tǒng)是一項很有價值和實際意義的工作。本文是在前人研究成果的基礎(chǔ)上，面向?qū)嶋H應(yīng)用的需求，主要研究VTS雷達(dá)信號預(yù)處理算法的設(shè)計方法和實現(xiàn)手段，設(shè)計完成了一個數(shù)字化的雷達(dá)原始信號實時采集與處理系統(tǒng)。 本設(shè)計主要包括雷達(dá)信號的采集、雜波抑制處理以及與DSP芯片的信號傳輸。在硬件結(jié)構(gòu)上，本設(shè)計采用FPGA完成信號的采集、CFAR處理和雷達(dá)信號檢測器的設(shè)計，將大量的以前需要由DSP芯片來完成的算法移植到FPGA中實現(xiàn)，大大減輕了DSP芯片的工作壓力，也減小了系統(tǒng)的體積。 在算法研究中，設(shè)計中重點討論了雜波的抑制方法和目標(biāo)的檢測方法。本文在研究了大量現(xiàn)有的雷達(dá)信號雜波抑制及信號檢測的算法的基礎(chǔ)上，比較了各種算法的優(yōu)劣，最終選擇了一種適合本次設(shè)計要求的CFAR算法和雙極點濾波雷達(dá)信號檢測器在FPGA中實現(xiàn)。 論文中對設(shè)計中所采用的方法給出了理論分析、試驗仿真結(jié)果和試驗實際調(diào)試結(jié)果。通過本文所述的設(shè)計和實驗，本文設(shè)計的雷達(dá)信號預(yù)處理系統(tǒng)對雷達(dá)視頻信號的采集與傳輸都有很好的效果，所選用的雜波處理算法對雷達(dá)雜波、雨雪雜波和陸地回波都具有較好的抑制作用，能有效地處理雷達(dá)雜波中的尖峰成分，使信噪比得到較大改善。
標(biāo)簽： 雷達(dá)信號 法的研究 預(yù)處理
上傳時間： 2013-04-24
上傳用戶：pei5
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<pre id="emkim"></pre>