<center id="qw0s8"></center>
<center id="qw0s8"></center>
本文針對新型匝間耐壓測試儀中需要高速采集數(shù)據(jù)的問題提出了一種結(jié)合CPLD 與單片機(jī)的高速數(shù)據(jù)采集系統(tǒng)設(shè)計方案。CPLD 產(chǎn)生A/D 芯片的控制時序以及SRAM 的讀寫控制時序，單片機(jī)輸出給CPLD控制A/D 轉(zhuǎn)換的啟動信號，并通過CPLD 讀取SRAM 中的采樣數(shù)據(jù)。該系統(tǒng)具有較好的可移植性。
標(biāo)簽： CPLD 單片機(jī) 高速數(shù)據(jù) 采集系統(tǒng)
上傳時間： 2013-11-15
上傳用戶：狗日的日子
復(fù)雜可編程邏輯器件（CPLD）結(jié)合了專用集成電路和DSP 的優(yōu)勢，既具有很高的處理速度，又具有一定的靈活性。因此，基于CPLD 的數(shù)字調(diào)制系統(tǒng)的研究具有重要的實際意義。本文論述了如何用CPLD 實現(xiàn)PSK 數(shù)字調(diào)制系統(tǒng)的方法。
標(biāo)簽： CPLD PSK 系統(tǒng)設(shè)計
上傳時間： 2013-11-15
上傳用戶：caoyuanyuan1818
在電子工程設(shè)計與測試中，常常需要一些復(fù)雜的、具有特殊要求的信號，要求其波形可任意產(chǎn)生，頻率方便可調(diào)。通常的信號產(chǎn)生器難以滿足要求，市場上出售的任意信號產(chǎn)生器價格昂貴。結(jié)合實際需要，我們設(shè)計了一種任意波形發(fā)生器。電路設(shè)計中充分利用MATLAB的仿真功能，將希望得到的波形信號在MATLAB中完成信號的產(chǎn)生、抽樣和模數(shù)轉(zhuǎn)換，并將得到的數(shù)字波形數(shù)據(jù)存放在數(shù)據(jù)存儲器中，通過單片機(jī)和CPLD控制，將波形數(shù)據(jù)讀出，送入后向通道進(jìn)行A/D轉(zhuǎn)換和放大處理后得到所需的模擬信號波形。利用上述方法設(shè)計的任意波形發(fā)生器，信號產(chǎn)生靈活方便、功能擴(kuò)展靈活、信號參數(shù)可調(diào)，實現(xiàn)了硬件電路的軟件化設(shè)計。具有電路結(jié)構(gòu)簡單、實用性強(qiáng)、成本低廉等優(yōu)點。
標(biāo)簽： CPLD 單片機(jī) 任意波形發(fā)生器
上傳時間： 2013-11-21
上傳用戶：cccole0605
詳細(xì)闡述一種利用CPLD 實現(xiàn)的8 位單片機(jī)與PCI 設(shè)備間的通信接口方案，給出用ABEL HDL編寫的主要源程序。該方案在實踐中檢驗通過。
標(biāo)簽： CPLD PCI 單片機(jī) 接口設(shè)計
上傳時間： 2013-10-30
上傳用戶：yeling1919
本文介紹了一種基于DSP TMS320F2812和CPLD EPM7128SQC100的液晶模塊的設(shè)計與實 現(xiàn)方法。將CPLD作為DSP與液晶模塊之間連接的橋梁，解決了快速處理器DSP與慢速外設(shè)液晶模塊的匹配問題，給出了硬件接口電路以及相關(guān)的程序設(shè)計，并在實際應(yīng)用系統(tǒng)中成功運行。
上傳時間： 2014-12-28
上傳用戶：xinhaoshan2016
[CPLD-FPGA]《深入淺出玩轉(zhuǎn)FPGA視頻學(xué)習(xí)課程》35講全[wmv] 附件比較大所以整理了視頻迅雷種子。
標(biāo)簽： CPLD-FPGA FPGA wmv 視頻
上傳時間： 2013-10-31
上傳用戶：silenthink
cpld
上傳時間： 2013-11-19
上傳用戶：kao21
自己動手做CPLD實驗板
上傳時間： 2013-12-11
上傳用戶：ynsnjs
超簡明Quartusii教程cpld篇
上傳時間： 2013-10-23
上傳用戶：fhzm5658
手把手教你學(xué)CPLD/FPGA與單片機(jī)聯(lián)合設(shè)計（前3章） 作者：周興華；出版社： 北京航空航天大學(xué)出版社 內(nèi)容簡介：本書以實踐（實驗）為主線，以生動短小的實例為靈魂，穿插介紹了Verilog HDL語言的語法及Altera公司的EPM7128S（或Atmel公司的ATFl508A5）設(shè)計開發(fā)編程。理論與實踐緊密結(jié)合，由淺入深、循序漸進(jìn)地引導(dǎo)讀者進(jìn)行學(xué)習(xí)、實驗，這樣讀者學(xué)得進(jìn)、記得牢，不會產(chǎn)生畏難情緒，無形之中就掌握了 CPLD／FPGA的聯(lián)合設(shè)計。
標(biāo)簽： CPLD FPGA 手把手 單片機(jī)
上傳時間： 2013-10-20
上傳用戶：xjz632
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
