《Altera FPGA/CPLD設(shè)計(jì)（高級(jí)篇）（第2版）》結(jié)合作者多年工作經(jīng)驗(yàn)，深入地討論了altera
fpga/cpld的設(shè)計(jì)和優(yōu)化技巧。在討論fpga/cpld設(shè)計(jì)指導(dǎo)原則的基礎(chǔ)上，介紹了altera器件的高級(jí)應(yīng)用；引領(lǐng)讀者學(xué)習(xí)邏輯鎖定設(shè)計(jì)工具，詳細(xì)討論了時(shí)序約束與靜態(tài)時(shí)序分析方法；結(jié)合實(shí)例討論如何進(jìn)行設(shè)計(jì)優(yōu)化，介紹了altera的可編程器件的高級(jí)設(shè)計(jì)工具與系統(tǒng)級(jí)設(shè)計(jì)技巧。 本書(shū)附帶光盤中收錄了altera quartus ii web版軟件，讀者可以安裝使用，同時(shí)還收錄了本書(shū)所有實(shí)例的完整工程、源代碼和使用說(shuō)明文件，便于讀者邊學(xué)邊練，提高實(shí)際應(yīng)用能力。第1章 可編程邏輯設(shè)計(jì)指導(dǎo)原則 第2章 Altera器件高級(jí)特性與應(yīng)用第3章 LogicLock設(shè)計(jì)方法.第4章 時(shí)序約束與時(shí)序分析 第5章 設(shè)計(jì)優(yōu)化第6章 Altera其他高級(jí)工具 第7章 FPGA系統(tǒng)級(jí)設(shè)計(jì)技術(shù)
標(biāo)簽：
fpga
cpld
上傳時(shí)間：
2022-06-13
上傳用戶：
