本手冊(cè)詳細(xì)介紹了關(guān)于NIOS ii軟核CPU各個(gè)模塊及其功能，對(duì)SOPC開發(fā)有很大的參考價(jià)值。
標(biāo)簽： NIOS CPU 詳細(xì)介紹
上傳時(shí)間： 2016-07-05
上傳用戶：zhuyibin
連線表: CPU=W78E54B CPUClock=12Mhz * // LCM ----- CPU * // WR ----- WR * // RD ----- RD * // CS ----- P2.7 * // A0 ----- P2.0 * // DB0~7 ----- P0.0~7
標(biāo)簽： CPU CPUClock WR RD
上傳時(shí)間： 2013-12-25
上傳用戶：shawvi
實(shí)現(xiàn)了CPU的基本功能，含加減乘除等運(yùn)算的實(shí)現(xiàn)，VHDL版
標(biāo)簽： CPU
上傳時(shí)間： 2016-07-06
上傳用戶：lmeeworm
一個(gè)以DSP為CPU讀取飛利浦D12USB芯片的通訊程序，采用匯編語(yǔ)言編寫，已經(jīng)調(diào)試通過，只需經(jīng)過少量修改就可以用于項(xiàng)目中。
標(biāo)簽： DSP CPU D12 USB
上傳時(shí)間： 2016-07-08
上傳用戶：q123321
美國(guó)計(jì)算機(jī)界泰斗級(jí)作者Yale N. Patt的LC3 CPU VHDL源碼,配合《計(jì)算機(jī)系統(tǒng)概論》一書學(xué)習(xí)效果更佳！
標(biāo)簽： N. Yale Patt VHDL
上傳時(shí)間： 2013-12-21
上傳用戶：luopoguixiong
另一套LC3 CPU VHDL源碼及設(shè)計(jì)文檔，對(duì)LC3進(jìn)行了一些取舍和改造，比如NZP改為NZC，更貼近現(xiàn)實(shí)CPU硬件架構(gòu)。按照ASM進(jìn)行VHDL編碼，更適合數(shù)字設(shè)計(jì)初學(xué)者學(xué)習(xí)。
標(biāo)簽： VHDL LC3 CPU 源碼
上傳時(shí)間： 2014-01-24
上傳用戶：asasasas
單總線開源CPU-LC3的簡(jiǎn)單操作系統(tǒng)。
標(biāo)簽： CPU-LC 單總線 開源 操作系統(tǒng)
上傳時(shí)間： 2016-07-09
《PC技術(shù)內(nèi)幕》I/O、CPU和固定內(nèi)存區(qū)程序員指南
標(biāo)簽： CPU 內(nèi)存 程序員
上傳時(shí)間： 2013-12-13
上傳用戶：tzl1975
基于FPGA的CPU設(shè)計(jì) VHDL 編寫
標(biāo)簽： FPGA VHDL CPU 編寫
上傳時(shí)間： 2016-07-14
片內(nèi)EEPROM讀寫實(shí)險(xiǎn)。 1、用內(nèi)部EEPROM記錄CPU啟動(dòng)次數(shù)，并在PB口上顯示出來(lái)。 2、內(nèi)部1 M晶振，程序采用單任務(wù)方式，軟件延時(shí)。
標(biāo)簽： EEPROM CPU 讀寫 記錄
上傳時(shí)間： 2013-12-31
上傳用戶：banyou
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
