dra_psm.rar
利用cadence軟件做的常用器件的封裝。...
Cadence Sigrity PowerDC技術資料
?? 資源總數：10073
?? 技術文檔：1
?? 源代碼：603
?? 電路圖：3
Cadence Sigrity PowerDC是一款強大的電源完整性分析工具，專為解決電子設計中的熱管理和電源分配問題而設計。它能夠幫助工程師準確預測和優化PCB及封裝級別的電流密度、電壓降以及功耗分布，廣泛應用于高性能計算、通信設備及汽車電子等領域。通過使用Sigrity PowerDC，您可以有效提升產品可靠性并縮短開發周期。本站提供10073個相關資源供您學習參考，助力您的項目成功！
?? Cadence Sigrity PowerDC熱門資料
查看全部10073個資源 ?VerilogHDL數字設計與綜合夏宇聞譯（第二版）
Verilog HDL是一種硬件描述語言（HDL:Hardware Discription Language），是一種以文本形式來描述數字系統硬件的結構和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數字邏輯系統所完成的邏輯功能。 Verilog HDL和VHDL是目前世界上最流行的兩種...
利用Cadence ALlegro進行PCB級的信號完整性仿真
隨著信息寬帶化和高速化的發展，以前的低速PCB已完全不能滿足日益增長信息化發展的需要，而高速PCB的出現將對硬件人員提出更高的要求，僅僅依靠自...
Orcad
Cadence軟件使用的教材書,很不錯的內容的...
交織與解交織的算法研究及FPGA實現
本文主要研究了數字聲音廣播系統(DAB)內交織器與解交織器的算法及硬件實現方法。時間交織器與解交織器的硬件實現可以有幾種實現方案，本文對其性能進行了分析比較，選擇了一種工程中實用的設計方案進行設計，并將設計結果以FPGA設計驗證。時間解交織器的交織速度、電路面積、占用內存、是設計中主要因素，文中采用...
?? Cadence Sigrity PowerDC技術文檔
查看更多 ??? Cadence Sigrity PowerDC源代碼
查看更多 ??? Cadence Sigrity PowerDC資料分類