<noscript id="oq22k"></noscript> Analog-Circuit-V（新概念模擬電路-電源電路-信號源和電源）
上傳時間： 2021-11-14
上傳用戶：aben
Analog-Circuit-IV（新概念模擬電路-信號處理電路）
上傳時間： 2021-11-14
上傳用戶：得之我幸78
Analog-Circuit-III（新概念模擬電路-運放電路的頻率特性和濾波器）
上傳時間： 2021-11-14
上傳用戶：kingwide
CMOS.Analog.Circuit.Design.2e.by.P.E.Allen模擬集成電路的三大圣經(jīng)之一
標簽： 模擬電路
上傳時間： 2022-05-04
上傳用戶：
Electronic Devices and Circuit Theory 電子器件與電路理論英文版，非常好的一本書，原版書籍售價上千的。本文檔共927頁，高清文字版，帶書簽。
上傳時間： 2022-06-29
上傳用戶：默默
原版英文PDF電子書免費下載：Digital Integrated Circuit Design From VLSI Architectures to CMOS Fabrication，891頁 本書從架構(gòu)和算法講起，介紹了功能驗證、vhdl建模、同步電路設(shè)計、異步數(shù)據(jù)獲取、能耗與散熱、信號完整性、物理設(shè)計、設(shè)計驗證等必備技術(shù)，還講解了vlsi經(jīng)濟運作與項目管理，并簡單闡釋了cmos技術(shù)的基礎(chǔ)知識，全面涵蓋了數(shù)字集成電路的整個設(shè)計開發(fā)過程。 本書既可以作為高等院校微電子、電子技術(shù)等相關(guān)專業(yè)高年級師生和研究生的參考教材，也可供半導體行業(yè)工程師參考。 現(xiàn)代電子系統(tǒng)日益復雜，隨著半導體工藝水平的提高，單芯片的集成度和功能得以不斷增強，其設(shè)計復雜度和各種風險也隨之變大，甚至影響到投資者對研發(fā)新的更復雜系統(tǒng)芯片的信心。但是，為了有效降低便攜式移動系統(tǒng)的產(chǎn)品單位成本和能量消耗，同時為了在產(chǎn)品獨特性方面有競爭力，越來越多的電子產(chǎn)品仍然必須采用專用芯片解決方案。因此，深入了解數(shù)字集成電路設(shè)計的基本方法和關(guān)鍵問題，并明確開發(fā)過程的各個實踐環(huán)節(jié)存在的風險，就變得十分必要。 本書是一本將超大規(guī)模數(shù)字電路基本概念原理與工程實踐管理相結(jié)合的綜合性教材。作者根據(jù)自己多年的教學和工程實踐經(jīng)驗，從工程實踐的關(guān)鍵問題出發(fā)，對超大規(guī)模數(shù)字電路的全部講授內(nèi)容進行了一次全新的梳理，形成了清晰的解決思路。在數(shù)字集成電路設(shè)計的各個環(huán)節(jié)，作者重點闡述了設(shè)計研制中必須考慮的關(guān)鍵因素，在豐富經(jīng)驗基礎(chǔ)上對設(shè)計中常常出現(xiàn)的問題進行了詳盡的討論，可以幫助研究生和資深工程師完善自身的設(shè)計經(jīng)驗和能力，也可以幫助項目管理者明確各個環(huán)節(jié)的工作重點，規(guī)避研發(fā)環(huán)節(jié)的風險。 本書和其他數(shù)字集成電路教科書相比，有兩個突出的特點。第一是自頂向下的組織方式，從算法的架構(gòu)設(shè)計開始，討論了同步設(shè)計的各種時鐘技術(shù)、設(shè)計驗證、散熱和封裝問題，還討論了VLSI（超大規(guī)模集成電路）經(jīng)濟學與項目管理。讀者可以根據(jù)自身需要直接閱讀感興趣的章節(jié)，而不需要很多半導體物理與器件方面的知識。第二是實用性。本書用了相當多的篇幅討論了工程實踐的問題，例如給出了一個很好的設(shè)計數(shù)據(jù)組織方法，還有很多檢查列表與提醒。 在目前的集成電路項目里，大量使用了重用的虛擬元件，通常有十幾個到幾十個時鐘，驗證工作量也要占到整個項目周期和投資的50%~70%，關(guān)于虛擬元件、時鐘方案、VLSI經(jīng)濟學、項目管理、功能驗證、設(shè)計驗證等內(nèi)容的討論都可以直接作為實際項目實踐的參考。總之，本書的內(nèi)容相當全面并有一定深度，基本涵蓋了數(shù)字集成電路設(shè)計的各個方面，非常適合用作學習數(shù)字集成電路設(shè)計的高年級本科生與研究生的教科書，也適合作為正在從事數(shù)字集成電路開發(fā)的工程人員的參考書。
標簽：
上傳時間： 2022-06-30
上傳用戶：kristycreasy
隨著圖像處理技術(shù)的不斷發(fā)展，圖像處理技術(shù)在國民經(jīng)濟和社會生活的各個方面都得到了廣泛的運用。與此同時，人們對圖像處理的要求也越來越高。傳統(tǒng)的數(shù)字圖像處理器件主要有專用集成芯片（Application Specific Integrated Circuit）和數(shù)字信號處理器（Digital Signal Process）。進入20世紀以來，伴隨著半導體技術(shù)的發(fā)展，現(xiàn)場可編程門陣列FPGA以其應用靈活、集成度高、功能強大、設(shè)計周期短、開發(fā)成本低的特點，越來越多地被應用在圖像處理領(lǐng)域。大量實踐證明，F(xiàn)PGA的并行處理能力與流水線作業(yè)能顯著地提高圖像處理的速度，因此基于FPGA的圖像處理系統(tǒng)有著廣闊的發(fā)展前景。 本文研究的是一個在嵌入式視頻監(jiān)控系統(tǒng)下的圖像預處理子系統(tǒng)。首先實現(xiàn)了一個通用可重復配置的圖像處理算法研究硬件平臺，完成圖像的采集、接收、處理、存儲、輸出等功能。由于FPGA本身具有完全的可重復配置性，所以該架構(gòu)的硬件平臺可以很方便的升級和重復配置。其次在該平臺上，本文使用Verilog HDL硬件語言在FPGA芯片上實現(xiàn)了多種圖像預處理算法。在實現(xiàn)過程中，為了充分發(fā)揮FPGA在并行處理方面的強大功能，本文對算法做了一定的改進，使其盡量能使用并行處理的方式來完成。實驗結(jié)果表明，本圖像預處理系統(tǒng)能在毫秒級高速地完成多種圖像算法，完全能夠滿足視頻監(jiān)控系統(tǒng)50幀/秒的輸出要求。 最后根據(jù)視頻監(jiān)控系統(tǒng)在實際運用中出現(xiàn)的噪聲類型多樣化的情況，我們設(shè)計了一種基于反饋理論的圖像處理效果控制模塊。該模塊能通過對處理后圖像峰值信噪比（PSNR）的分析，控制FPGA對下一幅圖像的噪聲采用更有針對性的圖像處理方法。
上傳時間： 2013-05-20
上傳用戶：gundamwzc
現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統(tǒng)設(shè)計師們更愿意自己設(shè)計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計周期盡可能短，最好是在實驗室里就能設(shè)計出合適的ASIC芯片，并且立即投入實際應用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運用于通信領(lǐng)域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內(nèi)部進行邏輯功能的實現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅(qū)動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關(guān)于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計和實現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設(shè)計出能夠兼容單端標準的I/O電路模塊；同時針對以前設(shè)計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構(gòu)建雙端標準收發(fā)轉(zhuǎn)換電路，與單端標準比較，LVDS具有很多優(yōu)點： (1)LVDS傳輸?shù)男盘枖[幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設(shè)計完成了可以用于Virtex系列各低端型號FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優(yōu)點、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點可以改進和簡化系統(tǒng)級的設(shè)計，為最終的產(chǎn)品設(shè)計和生產(chǎn)打下基礎(chǔ)。設(shè)計中對包括20種IO標準在內(nèi)的各電器參數(shù)按照用戶手冊描述進行仿真驗證，性能參數(shù)已達到預期標準。
上傳時間： 2013-05-15
上傳用戶：shawvi
隨著存儲技術(shù)的迅速發(fā)展，存儲業(yè)務需求的不斷增長，獨立的磁盤冗余陣列可利用多個磁盤并行存取提高存儲系統(tǒng)的性能。磁盤陣列技術(shù)采用硬件和軟件兩種方式實現(xiàn)，軟件RAID（Redundant Array of Independent Disks）主要利用操作系統(tǒng)提供的軟件實現(xiàn)磁盤冗余陣列功能，對系統(tǒng)資源利用率高，節(jié)省成本。硬件RAID將大部分RAID功能集成到一塊硬件控制器中，系統(tǒng)資源占用率低，可移植性好。 分析了軟件RAID的性能瓶頸，使用硬件直接完成部分計算提高軟件RAID性能。針對RAID5采用FPGA（Field Programmable Gate Array）技術(shù)實現(xiàn)RAID控制器硬件設(shè)計，完成磁盤陣列啟動、數(shù)據(jù)緩存（Cache）以及數(shù)據(jù)XOR校驗等功能。基于硬件RAID的理論，提出一種基于Virtex-4的硬件RAID控制器的系統(tǒng)設(shè)計方案：獨立微處理器和較大容量的內(nèi)存；實現(xiàn)RAID級別遷移，在線容量擴展，在線數(shù)據(jù)熱備份等高效、用戶可定制的高級RAID功能；利用Virtex-4內(nèi)置硬PowerPC完成RAID服務器部分配置和管理工作，運行Linux操作系統(tǒng)、RAID管理軟件等。控制器既可以作為RAID控制卡在服務器上使用，也可作為一個獨立的系統(tǒng)，成為磁盤陣列的調(diào)試平臺。 隨著集成電路的發(fā)展，芯片的體積越來越小，電路的布局布線密度越來越大，信號的工作頻率也越來越高，高速電路的傳輸線效應和信號完整性問題越來越明顯。RAID控制器屬于高速電路的范疇，在印刷電路板（Printed Circuit Block, PCB）實現(xiàn)時分別從疊層設(shè)計、布局、電源完整性、阻抗匹配和串擾等方面考慮了信號完整性問題，并基于IBIS（I/O Buffer Information Specification）模型進行了信號完整性分析及仿真。
上傳時間： 2013-04-24
上傳用戶：jeffery
The SA7527 is an active power factor correction(PFC)controller for boost PFC application whic
標簽： Correction Circuit Design Factor
上傳時間： 2013-04-24
上傳用戶：onewq
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
