基于FPGA的線型CCD高速驅(qū)動(dòng)采集一控制板設(shè)計(jì)摘要：線型CCD圖像傳感器在工業(yè)檢測(cè)、圖像測(cè)量和機(jī)器視覺(jué)等方面有著廣泛的應(yīng)用。本文針對(duì)CCD測(cè)量應(yīng)用系統(tǒng)中的前端處理、驅(qū)動(dòng)控制和信號(hào)采集，設(shè)計(jì)制作了一款基于FPGA的高速驅(qū)動(dòng)采集 體化控制板。該控制板選用了Altera公司的Cyclone系列FPGA和TI公司的專(zhuān)用圖像信號(hào)處理芯片VSP5010，由FPGA對(duì)VSP5010進(jìn)行配置，生成雙路CCD驅(qū)動(dòng)脈沖，控制接收A/D變換后的圖像數(shù)據(jù)，并以適當(dāng)?shù)慕涌诜绞綄⒉杉瘮?shù)據(jù)送入計(jì)算機(jī)以便進(jìn)行后期處理。該控制板將CCD的驅(qū)動(dòng)脈沖產(chǎn)生和圖像數(shù)據(jù)采集集于一體，有效簡(jiǎn)化了CCD測(cè)量應(yīng)用系統(tǒng)前端的外部電路設(shè)計(jì)，提高了圖像數(shù)據(jù)采集速率和質(zhì)量，并具有靈活性強(qiáng)，易于擴(kuò)展等特點(diǎn)。關(guān)鍵詞：線型CCD：FPGA：AFE：驅(qū)動(dòng)：數(shù)據(jù)采集
標(biāo)簽： fpga ccd 高速驅(qū)動(dòng)采集
上傳時(shí)間： 2022-06-22
上傳用戶(hù)：
網(wǎng)上關(guān)于Altera的教程很多，可謂浩如煙海。大體來(lái)說(shuō)有兩類(lèi)：一是，step by step的指導(dǎo)如何操作Quartus軟件，這類(lèi)方法的優(yōu)點(diǎn)是上手快，但卻有知其然不知其所以然之惑；二是，從一個(gè)很高的起點(diǎn)分析一些具體問(wèn)題，優(yōu)點(diǎn)是有深度，但也把大部分初學(xué)者拒之門(mén)外，不知路在何方。本系列教程的宗旨是在力求全面介紹Altera及其QuartusⅡ軟件原理的基礎(chǔ)上，對(duì)何如使用Altera FPGA進(jìn)行基礎(chǔ)設(shè)計(jì)、時(shí)序分析、驗(yàn)證、優(yōu)化四大方面進(jìn)行講解。本篇為時(shí)序篇，推薦用兩天時(shí)間掌握。其余的，基礎(chǔ)篇需一天，驗(yàn)證、優(yōu)化各需兩天，一共七天。本教程大部分內(nèi)容參考翻譯 altera 官方handbook和對(duì)應(yīng)的paper等資料，1.2、1.4、1.6、2.1系熱心網(wǎng)友riple所創(chuàng)，筆者基本原文引用，只為閱讀流暢性和更易理解做了少許改動(dòng)，如造成原作者的不適，可聯(lián)系筆者刪除之。后續(xù)教程視讀者反映情況進(jìn)行適當(dāng)調(diào)整和發(fā)布。
上傳時(shí)間： 2022-07-27
上傳用戶(hù)：
該文檔為基于DSP和FPGA的多通道信號(hào)采集模塊設(shè)計(jì)的總結(jié)文檔，設(shè)計(jì)了一種基于 TI DSP TMS320C6713B 和 ALtera Cyclone 系列 FPGA 的數(shù)據(jù)采集模塊，使用FPGA 做多路串行 AD 器件的信號(hào)采集控制和數(shù)據(jù)緩沖，同時(shí)利用 DSP 的 DMA 直接接收采樣數(shù)據(jù)和進(jìn)行數(shù)據(jù)處理，緩解了 DSP 數(shù)據(jù)傳輸?shù)膲毫Γ嵘藬?shù)據(jù)處理的效率，也提高了整個(gè)采集模塊的性能。
標(biāo)簽： DSP FPGA 多通道信號(hào)采集
上傳時(shí)間： 2022-08-09
上傳用戶(hù)：
基于∑-△噪聲整形技術(shù)和過(guò)采樣技術(shù)的數(shù)模轉(zhuǎn)換器(DAC)可以可靠地把數(shù)字信號(hào)轉(zhuǎn)換成為高精度的模擬信號(hào)。采用這一結(jié)構(gòu)進(jìn)行數(shù)模轉(zhuǎn)換具有諸多優(yōu)點(diǎn),例如極低的失配噪聲和高的可靠性,便于作為IP模塊嵌入到其他芯片系統(tǒng)中等,更重要的是可以得到其他DAC結(jié)構(gòu)所無(wú)法達(dá)到的精度和動(dòng)態(tài)范圍。在高精度測(cè)量、音頻轉(zhuǎn)換、汽車(chē)電子等領(lǐng)域有著廣泛的應(yīng)用價(jià)值。 由于非線性和不穩(wěn)定性的存在,高階∑-△調(diào)制器的設(shè)計(jì)與實(shí)現(xiàn)存在較大的難度。本設(shè)計(jì)綜合大量文獻(xiàn)中的經(jīng)驗(yàn)原則和方法,首先闡述了∑-△調(diào)制器的一般原理,并討論了一般結(jié)構(gòu)調(diào)制器的設(shè)計(jì)過(guò)程,然后描述了穩(wěn)定的高階高精度調(diào)制器的設(shè)計(jì)流程。根據(jù)市場(chǎng)需求,設(shè)定了整個(gè)設(shè)計(jì)方案的性能指標(biāo),并據(jù)此設(shè)計(jì)了達(dá)到16bit精度和滿(mǎn)量程輸入范圍的三階128倍過(guò)采樣調(diào)制器。 本設(shè)計(jì)采用∑-△結(jié)構(gòu),根據(jù)系統(tǒng)要求設(shè)計(jì)了量化器位數(shù)、調(diào)制器過(guò)采樣比和階數(shù)。在分析高階單環(huán)路調(diào)制器穩(wěn)定性的基礎(chǔ)上,成功設(shè)計(jì)了六位量化三階單環(huán)路調(diào)制器結(jié)構(gòu)。在16比特的輸入信號(hào)下,達(dá)到了90dB左右的信噪比。該設(shè)計(jì)已經(jīng)在Cyclone系列FPGA器件下得到硬件實(shí)現(xiàn)和驗(yàn)證,并實(shí)現(xiàn)了實(shí)時(shí)音頻驗(yàn)證。測(cè)試表明,該DAC模塊輸出信號(hào)的信噪比能滿(mǎn)足16比特?cái)?shù)據(jù)轉(zhuǎn)換應(yīng)用的分辨率要求,并具備良好的兼容性和通用性。 本設(shè)計(jì)可作為IP核廣泛地在其他系統(tǒng)中進(jìn)行復(fù)用,具有很強(qiáng)的應(yīng)用性和一定的創(chuàng)新性。
上傳時(shí)間： 2013-07-10
上傳用戶(hù)：chuandalong
語(yǔ)音編碼技術(shù)始終是語(yǔ)音研究的熱點(diǎn)。語(yǔ)音編碼作為多媒體通信中信息傳輸?shù)囊粋€(gè)重要環(huán)節(jié)，越來(lái)越受到廣泛的重視。G729是由美國(guó)、法國(guó)、日本和加拿大的幾家著名國(guó)際電信實(shí)體聯(lián)合開(kāi)發(fā)的，國(guó)際電信聯(lián)盟(ITU-T)于1995年11月正式通過(guò)了G729。96年ITU-T又制定了G729的簡(jiǎn)化方案G729A，主要降低了計(jì)算的復(fù)雜度以便于實(shí)時(shí)實(shí)現(xiàn)。因其具有良好的合成語(yǔ)音質(zhì)量、適中的復(fù)雜度、較低的時(shí)延等優(yōu)點(diǎn)，G729A標(biāo)準(zhǔn)已被廣泛應(yīng)用在VOIP網(wǎng)關(guān)、IP電話(huà)中。 論文利用Altera公司的新一代可編程邏輯器件在數(shù)字信號(hào)處理領(lǐng)域的優(yōu)勢(shì)，對(duì)G729A語(yǔ)音編碼中的線性預(yù)測(cè)(LP)濾波器系數(shù)提取的FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列，F(xiàn)ield Programmable Gate Array)實(shí)現(xiàn)進(jìn)行了深入研究。論文首先對(duì)語(yǔ)音信號(hào)處理及其發(fā)展進(jìn)行介紹，深入討論了G729A語(yǔ)音編解碼技術(shù)。第二，對(duì)Altera公司的Stratix系列可編程器件的內(nèi)部結(jié)構(gòu)進(jìn)行了研究，分析了在QuartusII開(kāi)發(fā)平臺(tái)上進(jìn)行FPGA設(shè)計(jì)的流程。第三，基于FPGA，對(duì)G729A編碼系統(tǒng)的LP分析部分做了具體設(shè)計(jì)，其中包括自相關(guān)函數(shù)和杜賓(Durbin)遞推兩個(gè)主要功能模塊，并對(duì)其工作過(guò)程進(jìn)行了詳細(xì)的分析。第四，針對(duì)系統(tǒng)所使用的除法運(yùn)算都是商小于1的特點(diǎn)，設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)系統(tǒng)專(zhuān)用的除法器模塊。最后，在Altera FPGA目標(biāo)芯片EP1S30F780C7上，對(duì)LP分析系統(tǒng)進(jìn)行了驗(yàn)證，證明了方案的可行性。
標(biāo)簽： G729A FPGA 語(yǔ)音編解碼
上傳時(shí)間： 2013-06-20
上傳用戶(hù)：pwcsoft
本白皮書(shū)介紹SATA和SAS協(xié)議，怎樣使用這些協(xié)議，解釋SATA和SAS在FPGA應(yīng)用中的價(jià)值，闡述了怎樣使用Altera FPGA來(lái)開(kāi)發(fā)SATA或者SAS解決方案。
上傳時(shí)間： 2013-06-12
上傳用戶(hù)：tonyshao
VLSI(超大規(guī)模集成電路)的快速發(fā)展，使得FPGA技術(shù)得到了迅猛發(fā)展，F(xiàn)PGA的快速發(fā)展又為實(shí)時(shí)圖像處理在算法、系統(tǒng)結(jié)構(gòu)上帶來(lái)了新的方法和思路，全景圖像處理是實(shí)時(shí)圖像處理中一個(gè)嶄新的領(lǐng)域，其在視頻監(jiān)視領(lǐng)域內(nèi)有廣泛的應(yīng)用前景。 本文首先介紹了全景圖像處理的發(fā)展?fàn)顩r，課題的主要背景、國(guó)內(nèi)外發(fā)展現(xiàn)狀、課題的研究意義、課題的來(lái)源和本文的主要研究工作及論文組織結(jié)構(gòu)。然后在第二章中介紹了FPGA的發(fā)展，F(xiàn)PGA/CPLD的特點(diǎn)，并介紹了Cyclone Ⅱ系列FPGA的硬件結(jié)構(gòu)，硬件描述語(yǔ)言，開(kāi)發(fā)工具Quartus Ⅱ以及FPGA開(kāi)發(fā)的一般原則。 文章的重點(diǎn)放在了電路板的設(shè)計(jì)部分，也就是本文的第三章。在介紹電路設(shè)計(jì)部分之前首先介紹一些高速數(shù)字電路設(shè)計(jì)中的一些概念、高速數(shù)字電路設(shè)計(jì)中常見(jiàn)問(wèn)題，并對(duì)常見(jiàn)問(wèn)題給出了一般解決方法。 在FPGA電路板設(shè)計(jì)部分中，對(duì)FPGA電路的設(shè)計(jì)過(guò)程作了詳細(xì)的說(shuō)明，其中著重介紹了采用了FBGA封裝的EP2C35芯片的電路設(shè)計(jì)要點(diǎn)，多層電路板設(shè)計(jì)要點(diǎn)，F(xiàn)PGA供電管腳的處理注意事項(xiàng)，F(xiàn)PGA芯片中PLL模塊的設(shè)計(jì)以及FPGA的配置方法，并給出了作者的設(shè)計(jì)思路。FPGA供電電源也是電路板設(shè)計(jì)的要點(diǎn)所在，文章中也著重對(duì)其進(jìn)行了介紹，提及了FPGA電源設(shè)計(jì)指標(biāo)要求及電壓功耗估計(jì)，并根據(jù)現(xiàn)有的FPGA電源解決方案提出了設(shè)計(jì)思路和方法。同時(shí)文章中對(duì)FPGA芯片外圍器件電路包括圖像采集顯示芯片電路、圖像存儲(chǔ)電路、USB2.0接口電路的設(shè)計(jì)做了相應(yīng)的介紹。最終目的就是為基于FPGA的全景圖象處理搭建一個(gè)穩(wěn)定運(yùn)行的平臺(tái)。 在第四章中介紹了IC總線控制器的狀態(tài)機(jī)圖及信號(hào)說(shuō)明和相應(yīng)的仿真圖。 文章最后給出了FPGA硬件電路的調(diào)試結(jié)果，驗(yàn)證了設(shè)計(jì)目的，為進(jìn)一步的工作打下了良好的基礎(chǔ)。
標(biāo)簽： FPGA 圖像 理板設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：15736969615
語(yǔ)音編碼技術(shù)始終是語(yǔ)音研究的熱點(diǎn)。語(yǔ)音編碼作為多媒體通信中信息傳輸?shù)囊粋€(gè)重要環(huán)節(jié)，越來(lái)越受到廣泛的重視。G729是由美國(guó)、法國(guó)、日本和加拿大的幾家著名國(guó)際電信實(shí)體聯(lián)合開(kāi)發(fā)的，國(guó)際電信聯(lián)盟(ITU-T)于1995年11月正式通過(guò)了G729。96年ITU-T又制定了G729的簡(jiǎn)化方案G729A，主要降低了計(jì)算的復(fù)雜度以便于實(shí)時(shí)實(shí)現(xiàn)。因其具有良好的合成語(yǔ)音質(zhì)量、適中的復(fù)雜度、較低的時(shí)延等優(yōu)點(diǎn)，G729A標(biāo)準(zhǔn)已被廣泛應(yīng)用在VOIP網(wǎng)關(guān)、IP電話(huà)中。 論文利用Altera公司的新一代可編程邏輯器件在數(shù)字信號(hào)處理領(lǐng)域的優(yōu)勢(shì)，對(duì)G729A語(yǔ)音編碼中的線性預(yù)測(cè)(LP)濾波器系數(shù)提取的FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列，F(xiàn)ield Programmable Gate Array)實(shí)現(xiàn)進(jìn)行了深入研究。論文首先對(duì)語(yǔ)音信號(hào)處理及其發(fā)展進(jìn)行介紹，深入討論了G729A語(yǔ)音編解碼技術(shù)。第二，對(duì)Altera公司的Stratix系列可編程器件的內(nèi)部結(jié)構(gòu)進(jìn)行了研究，分析了在QuartusII開(kāi)發(fā)平臺(tái)上進(jìn)行FPGA設(shè)計(jì)的流程。第三，基于FPGA，對(duì)G729A編碼系統(tǒng)的LP分析部分做了具體設(shè)計(jì)，其中包括自相關(guān)函數(shù)和杜賓(Durbin)遞推兩個(gè)主要功能模塊，并對(duì)其工作過(guò)程進(jìn)行了詳細(xì)的分析。第四，針對(duì)系統(tǒng)所使用的除法運(yùn)算都是商小于1的特點(diǎn)，設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)系統(tǒng)專(zhuān)用的除法器模塊。最后，在Altera FPGA目標(biāo)芯片EP1S30F780C7上，對(duì)LP分析系統(tǒng)進(jìn)行了驗(yàn)證，證明了方案的可行性。
標(biāo)簽： G729A FPGA 語(yǔ)音編解碼 算法研究
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：miaochun888
隨著網(wǎng)絡(luò)技術(shù)和通信技術(shù)的突飛猛進(jìn)，人們對(duì)通信的保密性能，抗干擾能力的要求越來(lái)越高，而且對(duì)信息隱蔽、多址保密通信等特性提出了更高的要求。這些要求的實(shí)現(xiàn)都離不開(kāi)擴(kuò)頻通信技術(shù)的應(yīng)用，而擴(kuò)頻通信芯片作為擴(kuò)頻通信網(wǎng)絡(luò)的核心器件，自然也成了研究的重點(diǎn)。本論文旨在借鑒國(guó)內(nèi)外相關(guān)研究成果，并以家庭電力線通信環(huán)境為背景，驗(yàn)證了一種CDMA碼分多址通信的實(shí)現(xiàn)方案，并通過(guò)智能家庭系統(tǒng)展示了其應(yīng)用效果。 本課題以構(gòu)建家庭電力載波通信網(wǎng)絡(luò)為目標(biāo)，首先，以?xún)蓧KCyclone系列FPGA開(kāi)發(fā)板為基礎(chǔ)，分別作為發(fā)送單元和接收單元，構(gòu)建了系統(tǒng)的硬件開(kāi)發(fā)平臺(tái)；以QuartusⅡ 7.2為開(kāi)發(fā)環(huán)境，運(yùn)用Verilog硬件描述語(yǔ)言，編寫(xiě)擴(kuò)頻模塊和解擴(kuò)模塊，并且進(jìn)行了測(cè)試、仿真和綜合，驗(yàn)證了通過(guò)專(zhuān)用芯片實(shí)現(xiàn)擴(kuò)頻通信系統(tǒng)的可行性。應(yīng)用方面，采用電力線載波通信芯片，提出了一種由智能插線板和嵌入式網(wǎng)關(guān)構(gòu)成的家電控制系統(tǒng)。用戶(hù)通過(guò)WEB方式登陸嵌入式網(wǎng)關(guān)，智能插線板能夠在嵌入式網(wǎng)關(guān)的控制下控制電器的電源、發(fā)送紅外遙控指令，實(shí)現(xiàn)對(duì)家電的遠(yuǎn)程遙控。使用兩塊FPGA開(kāi)發(fā)板，實(shí)現(xiàn)了擴(kuò)頻通信基本收發(fā)是本設(shè)計(jì)得主要成果；將擴(kuò)頻通訊技術(shù)、嵌入式Web技術(shù)引入到智能家庭系統(tǒng)的設(shè)計(jì)當(dāng)中是本文的一個(gè)特點(diǎn)。 仿真和實(shí)驗(yàn)表明：采用電力線載波通信芯片組建家庭網(wǎng)絡(luò)的方案可行，由智能插線板和嵌入式網(wǎng)關(guān)構(gòu)成的家電控制系統(tǒng)能靈活、便捷地實(shí)施家電控制，并具有一定的節(jié)能效果。
標(biāo)簽： FPGA 擴(kuò)頻通信 芯片設(shè)計(jì)
上傳時(shí)間： 2013-06-17
上傳用戶(hù)：vaidya1bond007b1
軟件無(wú)線電是無(wú)線通信領(lǐng)域繼固定到移動(dòng)、模擬到數(shù)字之后的第三次革命，是目前乃至未來(lái)的無(wú)線電領(lǐng)域的技術(shù)發(fā)展方向，它在提高系統(tǒng)靈活性上有無(wú)可比擬的優(yōu)勢(shì)，是實(shí)現(xiàn)未來(lái)無(wú)線通信系統(tǒng)的有效手段。擴(kuò)頻通信具有卓越的抗干擾和保密性能。擴(kuò)頻通信相對(duì)于傳統(tǒng)的窄帶通信，在頻譜利用率上也有明顯的優(yōu)勢(shì)，是未來(lái)無(wú)線通信系統(tǒng)中的關(guān)鍵技術(shù)，直接序列擴(kuò)頻則是其中在民用領(lǐng)域使用最多的一種擴(kuò)頻技術(shù)。FPGA在分布式計(jì)算、并行處理、流水線結(jié)構(gòu)上有獨(dú)特的優(yōu)勢(shì)，自然成為設(shè)計(jì)擴(kuò)頻軟件無(wú)線電系統(tǒng)的首選技術(shù)之一。 首先介紹了軟件無(wú)線電的理論基礎(chǔ)，并分析了它的硬件結(jié)構(gòu)和技術(shù)關(guān)鍵。軟件無(wú)線電的關(guān)鍵思路在于構(gòu)建一個(gè)通用的強(qiáng)大的硬件平臺(tái)，這也正是本課題的主要工作之一。而后，重點(diǎn)介紹了直序擴(kuò)頻的理論基礎(chǔ)。對(duì)于發(fā)射機(jī)，其中最關(guān)鍵的是尋找一種相關(guān)特性卓越的偽隨機(jī)序列，本課題主要對(duì)m序列、OVSF碼和Gold碼進(jìn)行了深入研究。最后，詳述了基于DDFS的數(shù)字調(diào)制技術(shù)和FPGA技術(shù)。 基于以上理論基礎(chǔ)研究，根據(jù)軟件無(wú)線電硬件結(jié)構(gòu)，開(kāi)發(fā)了基于Altera公司Cyclone系列FPGA的硬件平臺(tái)。該平臺(tái)具有210Mbps的高速DAC，并配有串口、USB接口、音頻CODEC輸入輸出通道、以及LVDS擴(kuò)展口和SDRAM，考慮到通用性，設(shè)計(jì)中加入了足以開(kāi)發(fā)出接收機(jī)的兩路40Mbps的高速ADC。FPGA的代碼開(kāi)發(fā)也是核心內(nèi)容，本課題編寫(xiě)了大量相應(yīng)的代碼，包括加擴(kuò)模塊（含偽隨機(jī)序列發(fā)生器）、基于DDFS的數(shù)字調(diào)制模塊以及串口通信模塊、LCD驅(qū)動(dòng)模塊，SDRAM Controller、ADC驅(qū)動(dòng)模塊，并編寫(xiě)了相應(yīng)的測(cè)試代碼。整個(gè)系統(tǒng)測(cè)試通過(guò)。關(guān)于硬件平臺(tái)設(shè)計(jì)和代碼開(kāi)發(fā)，在本文第三章和第四章詳細(xì)介紹。 總體說(shuō)來(lái)，本課題基于現(xiàn)有的理論發(fā)展，在充分理解相關(guān)理論的前提下，將主要經(jīng)歷集中于具體應(yīng)用的研究與開(kāi)發(fā)，并取得了一定的成果。
標(biāo)簽： 直序擴(kuò)頻 發(fā)射機(jī) 軟件無(wú)線電
上傳時(shí)間： 2013-06-27
上傳用戶(hù)：xauthu
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
