頻率合成技術(shù)廣泛應(yīng)用于通信、航空航天、儀器儀表等領(lǐng)域，目前，常用的頻率合成技術(shù)有直接頻率合成、鎖相頻率合成和直接數(shù)字頻率合成(DDS)等。其中DDS是一種新的頻率合成方法，是頻率合成的一次革命。全數(shù)字化的DDS技術(shù)由于具有頻率分辨率高、頻率切換速度快、相位噪聲低和頻率穩(wěn)定度高等優(yōu)點(diǎn)而成為現(xiàn)代頻率合成技術(shù)中的佼佼者。隨著數(shù)字集成電路、微電子技術(shù)和EDA技術(shù)的深入研究，DDS技術(shù)得到了飛速的發(fā)展。 DDS是把一系列數(shù)字量化形式的信號(hào)通過(guò)D/A轉(zhuǎn)換形成模擬量形式的信號(hào)的合成技術(shù)。主要是利用高速存儲(chǔ)器作查尋表，然后通過(guò)高速D/A轉(zhuǎn)換產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波(或其它任意波形)。一個(gè)典型的DDS系統(tǒng)應(yīng)包括以下三個(gè)部分：相位累加器可以時(shí)鐘的控制下完成相位的累加；相位一幅度碼轉(zhuǎn)換電路一般由ROM實(shí)現(xiàn)；D/A轉(zhuǎn)換電路，將數(shù)字形式的幅度碼轉(zhuǎn)換成模擬信號(hào)。 現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快，在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。本論文主要討論了如何利用FPGA來(lái)實(shí)現(xiàn)一個(gè)DDS系統(tǒng)，該DDS系統(tǒng)的硬件結(jié)構(gòu)是以FPGA為核心實(shí)現(xiàn)的，使用Altera公司的Cyclone系列FPGA。 文章首先介紹了頻率合成器的發(fā)展，闡述了基于FPGA實(shí)現(xiàn)DDS技術(shù)的意義；然后介紹了DDS的基本理論；接著介紹了FPGA的基礎(chǔ)知識(shí)如結(jié)構(gòu)特點(diǎn)、開(kāi)發(fā)流程、使用工具等；隨后介紹了利用FPGA實(shí)現(xiàn)直接數(shù)字頻率合成(DDS)的原理、電路結(jié)構(gòu)、優(yōu)化方法等。重點(diǎn)介紹DDS技術(shù)在FPGA中的實(shí)現(xiàn)方法，給出了部分VHDL源程序。采用該方法設(shè)計(jì)的DDS系統(tǒng)可以很容易地嵌入到其他系統(tǒng)中而不用外接專用DDS芯片，具有高性能、高性價(jià)比，電路結(jié)構(gòu)簡(jiǎn)單等特點(diǎn)；接著對(duì)輸出信號(hào)頻譜進(jìn)行了分析，特別是對(duì)信號(hào)的相位截?cái)嗾`差和幅度量化誤差進(jìn)行了詳細(xì)的討論，由此得出了改善系統(tǒng)性能的幾種方法；最后給出硬件實(shí)物照片和測(cè)試結(jié)果，并對(duì)此作了一定的分析。
上傳時(shí)間： 2013-07-05
上傳用戶：suxuan110425
眾所周知，信息傳輸?shù)暮诵膯?wèn)題是有效性和可靠性，調(diào)制解調(diào)技術(shù)的發(fā)展正是體現(xiàn)了這一思想。從最早的模擬調(diào)幅調(diào)頻技術(shù)的日益完善，到現(xiàn)在數(shù)字調(diào)制技術(shù)的廣泛運(yùn)用，使得信息的傳輸更為有效和可靠。QAM調(diào)制作為一種新的調(diào)制技術(shù)，因其具有很高的頻帶利用率而得到了廣泛的應(yīng)用。 本文對(duì)基于FPGA的16QAM調(diào)制解調(diào)進(jìn)行了討論和研究。首先對(duì)16QAM調(diào)制解調(diào)原理進(jìn)行了闡述，建立了16QAM調(diào)制解調(diào)系統(tǒng)的數(shù)學(xué)模型，然后通過(guò)分析提出了基于FPGA的16QAM調(diào)制解調(diào)系統(tǒng)的設(shè)計(jì)方案。最后編寫(xiě)Verilog代碼實(shí)現(xiàn)了算法仿真。 FPGA芯片采用的是Altera公司的大規(guī)模集成電路芯片Cyclone系列的EPlC20F32417，并通過(guò)軟件編程對(duì)其進(jìn)行了相關(guān)調(diào)試。文中詳細(xì)介紹了基帶成形濾波器、載波恢復(fù)和定時(shí)同步的基本原理及其設(shè)計(jì)方法。首先用Matlab對(duì)整個(gè)16QAM系統(tǒng)進(jìn)行了軟件仿真；然后用硬件描述語(yǔ)言Verilog HDL在QuartusⅡ環(huán)境下完成了系統(tǒng)關(guān)鍵算法的編寫(xiě)、行為仿真和綜合，最后詳細(xì)闡述了異步串口(UART)的FPGA實(shí)現(xiàn)，把我們編寫(xiě)的Verilog程序下載到EPlC20F32417芯片上效果很好。
標(biāo)簽： FPGA QAM 調(diào)制解調(diào)
上傳時(shí)間： 2013-04-24
上傳用戶：talenthn
在團(tuán)簇與激光相互作用的研究中和在團(tuán)簇與加速器離子束的碰撞研究中，需要對(duì)加速器束流或者激光束進(jìn)行脈沖化與時(shí)序同步，同時(shí)用于測(cè)量作用產(chǎn)物的探測(cè)系統(tǒng)如飛行時(shí)間譜儀(TOF)等要求各加速電場(chǎng)的控制具有一定的時(shí)序匹配。在整個(gè)實(shí)驗(yàn)中，需要用到符合要求的多路脈沖時(shí)序信號(hào)控制器，而且要求各脈沖序列的周期、占空比、重復(fù)頻率等方便可調(diào)。為此，本論文基于FPGA設(shè)計(jì)完成了一款多路脈沖時(shí)序控制電路。 本文基于Altera公司的Cyclone系列FPGA芯片EPlC3T100C8，設(shè)計(jì)出了一款可以同時(shí)輸出8路脈沖序列、各脈沖序列之間具有可調(diào)高精度延遲、可調(diào)脈沖寬度及占空比等。論文討論了FPGA芯片結(jié)構(gòu)及開(kāi)發(fā)流程，著重討論了較高頻率脈沖電路的可編程實(shí)現(xiàn)方法，以及如何利用VHDL語(yǔ)言實(shí)現(xiàn)硬件電路軟件化設(shè)計(jì)的技巧與方法，給出了整個(gè)系統(tǒng)設(shè)計(jì)的原理與實(shí)現(xiàn)。討論了高精密電源的PWM技術(shù)原理及實(shí)現(xiàn)，并由此設(shè)計(jì)了FPGA所需電源系統(tǒng)。給出了配置電路設(shè)計(jì)、數(shù)據(jù)通信及接口電路的實(shí)現(xiàn)。開(kāi)發(fā)了上層控制軟件來(lái)控制各路脈沖時(shí)序及屬性。 該電路工作頻率200MHz，輸出脈沖最小寬度可達(dá)到10ns，最大寬度可達(dá)到us甚至ms量級(jí)。可以同時(shí)提供l路同步脈沖和7路脈沖，并且7路脈沖相對(duì)于同步脈沖的延遲時(shí)間可調(diào)，調(diào)節(jié)步長(zhǎng)為5ns。
上傳時(shí)間： 2013-06-15
上傳用戶：ZJX5201314
本文采用 altera 公司cyclone 系列芯片ep1c12 實(shí)現(xiàn)了與ts101／ts201 兩種芯片的鏈路口的雙工通信，并給出了具體的設(shè)計(jì)實(shí)現(xiàn)方法。其中ts101 的設(shè)計(jì)已經(jīng)成功應(yīng)用于某
標(biāo)簽： FPGA DSP 架構(gòu) 接口設(shè)計(jì)
上傳時(shí)間： 2013-06-15
上傳用戶：hmy2st
數(shù)字電視近年來(lái)飛速發(fā)展，它最終取代模擬電視是一個(gè)必然趨勢(shì)。可編程邏輯技術(shù)以及EDA技術(shù)的升溫也帶來(lái)了電子系統(tǒng)設(shè)計(jì)的巨大變革。本論文將迅速發(fā)展的FPGA技術(shù)應(yīng)用于數(shù)字電視系統(tǒng)中，研究探討了數(shù)字電視前端系統(tǒng)中的關(guān)鍵設(shè)備——傳輸流復(fù)用器的FPGA建模和實(shí)現(xiàn)，以及相關(guān)的關(guān)鍵技術(shù)。本論文首先介紹了數(shù)字電視的發(fā)展現(xiàn)狀和前景，概述了數(shù)字電視前端系統(tǒng)的組成結(jié)構(gòu)與關(guān)鍵技術(shù)，以及可編程邏輯技術(shù)的發(fā)展和優(yōu)勢(shì)。然后介紹了數(shù)字電視系統(tǒng)中的重要標(biāo)準(zhǔn)MPEG-2以及傳輸流復(fù)用器的原理和系統(tǒng)結(jié)構(gòu)，并且從理論上闡述了復(fù)用器設(shè)計(jì)的關(guān)鍵技術(shù)：PSI重組和PCR調(diào)整。接著詳細(xì)說(shuō)明了如何運(yùn)用創(chuàng)新思路，采用獨(dú)特的硬件架構(gòu)在一片F(xiàn)PGA上實(shí)現(xiàn)整個(gè)復(fù)用器的軟件和硬件系統(tǒng)的方案，并且舉例說(shuō)明了復(fù)用器硬件邏輯設(shè)計(jì)中所運(yùn)用的幾個(gè)FPGA設(shè)計(jì)技巧。最后對(duì)本文進(jìn)行總結(jié)，并提出了數(shù)字電視系統(tǒng)中復(fù)用器設(shè)備未來(lái)發(fā)展的設(shè)想。本文中介紹的基于SOPC的硬件復(fù)用器設(shè)計(jì)方案，將系統(tǒng)的軟件和硬件集成在一款A(yù)ltera公司新推出的低成本高密度cyclone系列FPGA上，并且將FPGA設(shè)計(jì)技巧運(yùn)用于復(fù)用器的硬件邏輯設(shè)計(jì)中。整個(gè)設(shè)計(jì)方案不但簡(jiǎn)化了系統(tǒng)設(shè)計(jì)，而且實(shí)現(xiàn)了穩(wěn)定，高速，低成本，可擴(kuò)展性強(qiáng)的復(fù)用器系統(tǒng)。
上傳時(shí)間： 2013-06-02
上傳用戶：gtzj
本文研究數(shù)字音頻無(wú)線傳輸中的前向糾錯(cuò)(FEC)算法和電路的設(shè)計(jì)及實(shí)現(xiàn).在本文中介紹了一種基于Altera公司的FPGA Cyclone芯片的實(shí)現(xiàn)方案.文章首先介紹了本前向糾錯(cuò)系統(tǒng)采用的方案,然后從總體規(guī)劃的角度介紹了整個(gè)系統(tǒng)的內(nèi)部結(jié)構(gòu)、模塊劃分及所采用的設(shè)計(jì)方法和編程風(fēng)格.之后對(duì)各個(gè)模塊的設(shè)計(jì)進(jìn)行了詳細(xì)的描述,并給出了測(cè)試數(shù)據(jù)、實(shí)現(xiàn)結(jié)果及時(shí)序仿真波形圖,并對(duì)設(shè)計(jì)的硬件下載驗(yàn)證進(jìn)行了詳細(xì)描述.本文對(duì)FEC中的主要功能模塊,諸如Reed-Solomon編解碼,交織與解交織,以及與外圍的接口電路等給出了基本算法以及基于FPGA及硬件描述語(yǔ)言的解決方法.
標(biāo)簽： FPGA 前向糾錯(cuò) 算法 電路設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：duoshen1989
目前在各行各業(yè)中應(yīng)用種類繁多的測(cè)量?jī)x器隨著儀器性能指標(biāo)要求的逐漸提升以及功能的不斷拓展，對(duì)儀器控制系統(tǒng)的實(shí)時(shí)性和集成化程度等性能的要求也越來(lái)越高。目前發(fā)展的趨勢(shì)是開(kāi)放式、集成度向芯片級(jí)靠攏的高實(shí)時(shí)性儀器。針對(duì)目前傳統(tǒng)的系統(tǒng)設(shè)計(jì)存在著功能簡(jiǎn)單、速度慢、實(shí)時(shí)性差、對(duì)數(shù)據(jù)的再加工處理能力極為有限等問(wèn)題，本文根據(jù)課題需要提出了一種基于ARM+FPGA架構(gòu)的高速實(shí)時(shí)數(shù)據(jù)采集嵌入式系統(tǒng)方案，應(yīng)用在小功率半導(dǎo)體測(cè)量?jī)x器上。方案采用三星S3C2410的ARM處理器進(jìn)行管理控制，處理數(shù)據(jù)，界面顯示；Altera公司的Cyclone系列的1C12 FPGA器件用來(lái)進(jìn)行高速數(shù)據(jù)采集，提高了系統(tǒng)的實(shí)時(shí)性和集成化程度。 本文首先給出了ARM+FPGA架構(gòu)的總體設(shè)計(jì)。硬件方面，簡(jiǎn)要討論了ARM處理器的特點(diǎn)和優(yōu)勢(shì)，F(xiàn)PGA在高速采集和并行性上的優(yōu)勢(shì)，給出了硬件的總體結(jié)構(gòu)和主要部件及相關(guān)接口。軟件方面，研究了基于嵌入式Linux的嵌入式系統(tǒng)的構(gòu)建和BootLoader的啟動(dòng)以及內(nèi)核和根文件系統(tǒng)的結(jié)構(gòu)，構(gòu)建了嵌入式Linux系統(tǒng)包括建立交叉開(kāi)發(fā)環(huán)境，修改移植BootLoader和裁減移植Linux內(nèi)核，并且根據(jù)課題實(shí)際需要精簡(jiǎn)建立了根文件系統(tǒng)。 為了滿足測(cè)量?jī)x器的實(shí)時(shí)性，設(shè)計(jì)了ARM與FPGA的高速數(shù)據(jù)采集接口。進(jìn)行了FPGA內(nèi)部與ARM接口相關(guān)部分的硬件電路設(shè)計(jì)；通過(guò)分析ARM與FPGA內(nèi)部時(shí)序的差異，針對(duì)ARM與FPGA內(nèi)部FIFO時(shí)序不匹配的問(wèn)題，解決了測(cè)量?jī)x器中高速數(shù)據(jù)采集與處理速度不匹配的問(wèn)題。接著，通過(guò)研究Linux設(shè)備驅(qū)動(dòng)基本原理和驅(qū)動(dòng)程序的開(kāi)發(fā)過(guò)程，設(shè)計(jì)了Linux下的FPGA數(shù)據(jù)采集接口驅(qū)動(dòng)程序，并且實(shí)現(xiàn)了中斷傳輸。使得FPGA芯片通過(guò)高效可靠的驅(qū)動(dòng)程序可以很好的與ARM進(jìn)行通訊。 最后為了方便用戶操作，進(jìn)行了人機(jī)交互系統(tǒng)的設(shè)計(jì)。為了降低成本和提高實(shí)用性利用FPGA芯片剩余的資源實(shí)現(xiàn)了對(duì)PS/2鍵盤(pán)鼠標(biāo)接口的控制，應(yīng)用到系統(tǒng)中，大大提高了人機(jī)交互能力；通過(guò)比較分析目前比較流行的幾種嵌入式GUI圖形設(shè)計(jì)工具的優(yōu)缺點(diǎn)，結(jié)合課題的實(shí)際情況選擇了MiniGUI作為課題圖形界面的開(kāi)發(fā)。根據(jù)具體要求設(shè)計(jì)了適合測(cè)量?jī)x器方面上使用的人機(jī)交互界面，并且移植到了ARM平臺(tái)上，給測(cè)量?jī)x器的使用提供了更好的交互操作。 本課題完成了嵌入式Linux開(kāi)發(fā)環(huán)境的建立，針對(duì)課題實(shí)際硬件電路設(shè)計(jì)修改移植了bootloader，裁減移植了內(nèi)核以及根文件系統(tǒng)的建立；設(shè)計(jì)了FPGA內(nèi)部硬件電路，解決了接口中ARM與FPGA時(shí)序不匹配的問(wèn)題，實(shí)現(xiàn)了ARM與FPGA之間的高速數(shù)據(jù)采集；設(shè)計(jì)了高速采集接口在嵌入式Linux下的驅(qū)動(dòng)程序以及中斷傳輸和應(yīng)用程序；合理設(shè)計(jì)了適合測(cè)量?jī)x器使用的人機(jī)交互界面，并巧妙設(shè)計(jì)了PS/2鍵盤(pán)鼠標(biāo)接口，進(jìn)一步提高了交互操作。
標(biāo)簽： ARMFPGA 嵌入式系統(tǒng)設(shè)計(jì) 測(cè)量?jī)x器
上傳時(shí)間： 2013-06-21
上傳用戶：01010101
- vii - 8.1.1 實(shí)驗(yàn)?zāi)康?315 8.1.2 實(shí)驗(yàn)設(shè)備 315 8.1.3 實(shí)驗(yàn)內(nèi)容 315 8.1.4 實(shí)驗(yàn)原理 315 8.1.5 實(shí)驗(yàn)操作步驟 318 8.1.6 實(shí)驗(yàn)參考程序 319 8.1.7 練習(xí)題 321- vi - 6.4 USB 接口實(shí)驗(yàn) 266 6.4.1 實(shí)驗(yàn)?zāi)康?266 6.4.2 實(shí)驗(yàn)設(shè)備 267 6.4.3 實(shí)驗(yàn)內(nèi)容 267 6.4.4 實(shí)驗(yàn)原理 267 6.4.5 實(shí)驗(yàn)操作步驟 270 6.4.6 實(shí)驗(yàn)參考程序 272 6.4.7 實(shí)驗(yàn)練習(xí)題 280 6.5 SPI接口通訊實(shí)驗(yàn) 281 6.5.1 實(shí)驗(yàn)?zāi)康?281 6.5.2 實(shí)驗(yàn)設(shè)備 281 6.5.3 實(shí)驗(yàn)內(nèi)容 281 6.5.4 實(shí)驗(yàn)原理 281 6.5.5 實(shí)驗(yàn)操作步驟 285 6.5.6 實(shí)驗(yàn)參考程序 287 6.5.7 練習(xí)題 289 6.6 紅外模塊控制實(shí)驗(yàn) 289 6.6.1 實(shí)驗(yàn)?zāi)康?289 6.6.2 實(shí)驗(yàn)設(shè)備 289 6.6.3 實(shí)驗(yàn)內(nèi)容 289 6.6.4 實(shí)驗(yàn)原理 289 6.6.5 實(shí)驗(yàn)操作步驟 291 6.6.6 實(shí)驗(yàn)參考程序 291 6.6.7 練習(xí)題 296 第七章 基礎(chǔ)應(yīng)用實(shí)驗(yàn) 296 7.1 A/D 轉(zhuǎn)換實(shí)驗(yàn) 296 7.1.1 實(shí)驗(yàn)?zāi)康?296 7.1.2 實(shí)驗(yàn)設(shè)備 296 7.1.3 實(shí)驗(yàn)內(nèi)容 296 7.1.4 實(shí)驗(yàn)原理 296 7.1.5 實(shí)驗(yàn)設(shè)計(jì) 298 7.1.6 實(shí)驗(yàn)操作步驟 299 7.1.7 實(shí)驗(yàn)參考程序 300 7.1.8 練習(xí)題 301 7.2 PWM步進(jìn)電機(jī)控制實(shí)驗(yàn) 301 7.2.1 實(shí)驗(yàn)?zāi)康?301 7.2.2 實(shí)驗(yàn)設(shè)備 301 7.2.3 實(shí)驗(yàn)內(nèi)容 301 7.2.4 實(shí)驗(yàn)原理 301 7.2.5 實(shí)驗(yàn)操作步驟 309 7.2.6 實(shí)驗(yàn)參考程序 311 7.2.7 練習(xí)題 313 第八章 高級(jí)應(yīng)用實(shí)驗(yàn) 315 8.1 GPRS模塊控制實(shí)驗(yàn) 315 - v - 5.2 5x4鍵盤(pán)控制實(shí)驗(yàn) 219 5.2.1 實(shí)驗(yàn)?zāi)康?219 5.2.2 實(shí)驗(yàn)設(shè)備 219 5.2.3 實(shí)驗(yàn)內(nèi)容 219 5.2.4 實(shí)驗(yàn)原理 219 5.2.5 實(shí)驗(yàn)設(shè)計(jì) 221 5.2.6 實(shí)驗(yàn)操作步驟 222 5.2.7 實(shí)驗(yàn)參考程序 223 5.2.8 練習(xí)題 224 5.3 觸摸屏控制實(shí)驗(yàn) 224 5.3.1 實(shí)驗(yàn)?zāi)康?224 5.3.2 實(shí)驗(yàn)設(shè)備 224 5.3.3 實(shí)驗(yàn)內(nèi)容 224 5.3.4 實(shí)驗(yàn)原理 224 5.3.5 實(shí)驗(yàn)設(shè)計(jì) 231 5.3.6 實(shí)驗(yàn)操作步驟 231 5.3.7 實(shí)驗(yàn)參考程序 232 5.3.8 練習(xí)題 233 第六章 通信與接口實(shí)驗(yàn) 234 6.1 IIC 串行通信實(shí)驗(yàn) 234 6.1.1 實(shí)驗(yàn)?zāi)康?234 6.1.2 實(shí)驗(yàn)設(shè)備 234 6.1.3 實(shí)驗(yàn)內(nèi)容 234 6.1.4 實(shí)驗(yàn)原理 234 6.1.5 實(shí)驗(yàn)設(shè)計(jì) 238 6.1.6 實(shí)驗(yàn)操作步驟 241 6.1.7 實(shí)驗(yàn)參考程序 243 6.1.8 練習(xí)題 245 6.2 以太網(wǎng)通訊實(shí)驗(yàn) 246 6.2.1 實(shí)驗(yàn)?zāi)康?246 6.2.2 實(shí)驗(yàn)設(shè)備 246 6.2.3 實(shí)驗(yàn)內(nèi)容 246 6.2.4 實(shí)驗(yàn)原理 246 6.2.5 實(shí)驗(yàn)操作步驟 254 6.2.6 實(shí)驗(yàn)參考程序 257 6.2.7 練習(xí)題 259 6.3 音頻接口 IIS 實(shí)驗(yàn) 260 6.3.1 實(shí)驗(yàn)?zāi)康?260 6.3.2 實(shí)驗(yàn)設(shè)備 260 6.3.3 實(shí)驗(yàn)內(nèi)容 260 6.3.4 實(shí)驗(yàn)原理 260 6.3.5 實(shí)驗(yàn)步驟 263 6.3.6實(shí)驗(yàn)參考程序 264 6.3.7 練習(xí)題 266 - iv - 4.4 串口通信實(shí)驗(yàn) 170 4.4.1 實(shí)驗(yàn)?zāi)康?170 4.4.2 實(shí)驗(yàn)設(shè)備 170 4.4.3 實(shí)驗(yàn)內(nèi)容 170 4.4.4 實(shí)驗(yàn)原理 170 4.4.5 實(shí)驗(yàn)操作步驟 176 4.4.6 實(shí)驗(yàn)參考程序 177 4.4.7 練習(xí)題 178 4.5 實(shí)時(shí)時(shí)鐘實(shí)驗(yàn) 179 4.5.1 實(shí)驗(yàn)?zāi)康?179 4.5.2 實(shí)驗(yàn)設(shè)備 179 4.5.3 實(shí)驗(yàn)內(nèi)容 179 4.5.4 實(shí)驗(yàn)原理 179 4.5.5 實(shí)驗(yàn)設(shè)計(jì) 181 4.5.6 實(shí)驗(yàn)操作步驟 182 4.5.7 實(shí)驗(yàn)參考程序 183 4.6.8 練習(xí)題 185 4.6 數(shù)碼管顯示實(shí)驗(yàn) 186 4.6.1 實(shí)驗(yàn)?zāi)康?186 4.6.2 實(shí)驗(yàn)設(shè)備 186 4.6.3 實(shí)驗(yàn)內(nèi)容 186 4.6.4 實(shí)驗(yàn)原理 186 4.6.5 實(shí)驗(yàn)方法與操作步驟 188 4.6.6 實(shí)驗(yàn)參考程序 189 4.6.7 練習(xí)題 192 4.7 看門狗實(shí)驗(yàn) 193 4.7.1 實(shí)驗(yàn)?zāi)康?193 4.7.2 實(shí)驗(yàn)設(shè)備 193 4.7.3 實(shí)驗(yàn)內(nèi)容 193 4.7.4 實(shí)驗(yàn)原理 193 4.7.5 實(shí)驗(yàn)設(shè)計(jì) 195 4.7.6 實(shí)驗(yàn)操作步驟 196 4.7.7 實(shí)驗(yàn)參考程序 197 4.7.8 實(shí)驗(yàn)練習(xí)題 199 第五章 人機(jī)接口實(shí)驗(yàn) 200 5.1 液晶顯示實(shí)驗(yàn) 200 5.1.1 實(shí)驗(yàn)?zāi)康?200 5.1.2 實(shí)驗(yàn)設(shè)備 200 5.1.3 實(shí)驗(yàn)內(nèi)容 200 5.1.4 實(shí)驗(yàn)原理 200 5.1.5 實(shí)驗(yàn)設(shè)計(jì) 211 5.1.6 實(shí)驗(yàn)操作步驟 213 5.1.7 實(shí)驗(yàn)參考程序 214 5.1.8 練習(xí)題 219 - ii - 3.1.1 實(shí)驗(yàn)?zāi)康?81 3.1.2 實(shí)驗(yàn)設(shè)備 81 3.1.3 實(shí)驗(yàn)內(nèi)容 81 3.1.4 實(shí)驗(yàn)原理 81 3.1.5 實(shí)驗(yàn)操作步驟 83 3.1.6 實(shí)驗(yàn)參考程序 87 3.1.7 練習(xí)題 88 3.2 ARM匯編指令實(shí)驗(yàn)二 89 3.2.1 實(shí)驗(yàn)?zāi)康?89 3.2.2 實(shí)驗(yàn)設(shè)備 89 3.2.3 實(shí)驗(yàn)內(nèi)容 89 3.2.4 實(shí)驗(yàn)原理 89 3.2.5 實(shí)驗(yàn)操作步驟 90 3.2.6 實(shí)驗(yàn)參考程序 91 3.2.7 練習(xí)題 94 3.3 Thumb 匯編指令實(shí)驗(yàn) 94 3.3.1 實(shí)驗(yàn)?zāi)康?94 3.3.2 實(shí)驗(yàn)設(shè)備 94 3.3.3 實(shí)驗(yàn)內(nèi)容 94 3.3.4 實(shí)驗(yàn)原理 94 3.3.5 實(shí)驗(yàn)操作步驟 96 3.3.6 實(shí)驗(yàn)參考程序 96 3.3.7 練習(xí)題 99 3.4 ARM處理器工作模式實(shí)驗(yàn) 99 3.4.1 實(shí)驗(yàn)?zāi)康?99 3.4.2實(shí)驗(yàn)設(shè)備 99 3.4.3實(shí)驗(yàn)內(nèi)容 99 3.4.4實(shí)驗(yàn)原理 99 3.4.5實(shí)驗(yàn)操作步驟 101 3.4.6實(shí)驗(yàn)參考程序 102 3.4.7練習(xí)題 104 3.5 C 語(yǔ)言程序?qū)嶒?yàn)一 104 3.5.1 實(shí)驗(yàn)?zāi)康?104 3.5.2 實(shí)驗(yàn)設(shè)備 104 3.5.3 實(shí)驗(yàn)內(nèi)容 104 3.5.4 實(shí)驗(yàn)原理 104 3.5.5 實(shí)驗(yàn)操作步驟 106 3.5.6 實(shí)驗(yàn)參考程序 106 3.5.7 練習(xí)題 109 3.6 C 語(yǔ)言程序?qū)嶒?yàn)二 109 3.6.1 實(shí)驗(yàn)?zāi)康?109 3.6.2 實(shí)驗(yàn)設(shè)備 109 3.6.3 實(shí)驗(yàn)內(nèi)容 109 3.6.4 實(shí)驗(yàn)原理 109 - iii - 3.6.5 實(shí)驗(yàn)操作步驟 111 3.6.6 實(shí)驗(yàn)參考程序 113 3.6.7 練習(xí)題 117 3.7 匯編與 C 語(yǔ)言的相互調(diào)用 117 3.7.1 實(shí)驗(yàn)?zāi)康?117 3.7.2 實(shí)驗(yàn)設(shè)備 117 3.7.3 實(shí)驗(yàn)內(nèi)容 117 3.7.4 實(shí)驗(yàn)原理 117 3.7.5 實(shí)驗(yàn)操作步驟 118 3.7.6 實(shí)驗(yàn)參考程序 119 3.7.7 練習(xí)題 123 3.8 綜合實(shí)驗(yàn) 123 3.8.1 實(shí)驗(yàn)?zāi)康?123 3.8.2 實(shí)驗(yàn)設(shè)備 123 3.8.3 實(shí)驗(yàn)內(nèi)容 123 3.8.4 實(shí)驗(yàn)原理 123 3.8.5 實(shí)驗(yàn)操作步驟 124 3.8.6 參考程序 127 3.8.7 練習(xí)題 134 第四章 基本接口實(shí)驗(yàn) 135 4.1 存儲(chǔ)器實(shí)驗(yàn) 135 4.1.1 實(shí)驗(yàn)?zāi)康?135 4.1.2 實(shí)驗(yàn)設(shè)備 135 4.1.3 實(shí)驗(yàn)內(nèi)容 135 4.1.4 實(shí)驗(yàn)原理 135 4.1.5 實(shí)驗(yàn)操作步驟 149 4.1.6 實(shí)驗(yàn)參考程序 149 4.1.7 練習(xí)題 151 4.2 IO 口實(shí)驗(yàn) 151 4.2.1 實(shí)驗(yàn)?zāi)康?151 4.2.2 實(shí)驗(yàn)設(shè)備 152 4.2.3 實(shí)驗(yàn)內(nèi)容 152 4.2.4 實(shí)驗(yàn)原理 152 4.2.5 實(shí)驗(yàn)操作步驟 159 4.2.6 實(shí)驗(yàn)參考程序 160 4.2.7 實(shí)驗(yàn)練習(xí)題 161 4.3 中斷實(shí)驗(yàn) 161 4.3.1 實(shí)驗(yàn)?zāi)康?161 4.3.2 實(shí)驗(yàn)設(shè)備 161 4.3.3 實(shí)驗(yàn)內(nèi)容 161 4.3.4 實(shí)驗(yàn)原理 162 4.3.5 實(shí)驗(yàn)操作步驟 165 4.3.6 實(shí)驗(yàn)參考程序 167 4.3.7 練習(xí)題 170 目 錄 I 第一章 嵌入式系統(tǒng)開(kāi)發(fā)與應(yīng)用概述 1 1.1 嵌入式系統(tǒng)開(kāi)發(fā)與應(yīng)用 1 1.2 基于 ARM的嵌入式開(kāi)發(fā)環(huán)境概述 3 1.2.1 交叉開(kāi)發(fā)環(huán)境 3 1.2.2 模擬開(kāi)發(fā)環(huán)境 4 1.2.3 評(píng)估電路板 5 1.2.4 嵌入式操作系統(tǒng) 5 1.3 各種 ARM開(kāi)發(fā)工具簡(jiǎn)介 5 1.3.1 ARM的 SDT 6 1.3.2 ARM的ADS 7 1.3.3 Multi 2000 8 1.3.4 Embest IDE for ARM 11 1.3.5 OPENice32-A900仿真器 12 1.3.6 Multi-ICE 仿真器 12 1.4 如何學(xué)習(xí)基于 ARM嵌入式系統(tǒng)開(kāi)發(fā) 13 1.5 本教程相關(guān)內(nèi)容介紹 14 第二章 EMBEST ARM實(shí)驗(yàn)教學(xué)系統(tǒng) 17 2.1 教學(xué)系統(tǒng)介紹 17 2.1.1 Embest IDE 集成開(kāi)發(fā)環(huán)境 17 2.1.2 Embest JTAG 仿真器 19 2.1.3 Flash 編程器 20 2.1.4 Embest EduKit-III開(kāi)發(fā)板 21 2.1.5 各種連接線與電源適配器 23 2.2 教學(xué)系統(tǒng)安裝 23 2.3 教學(xué)系統(tǒng)的硬件電路 27 2.3.1 概述 27 2.3.2 功能特點(diǎn) 27 2.3.3 原理說(shuō)明 28 2.3.4 硬件結(jié)構(gòu) 41 2.3.5 硬件資源分配 44 2.4 集成開(kāi)發(fā)環(huán)境使用說(shuō)明 51 2.4.1 Embest IDE 主框架窗口 51 2.4.2 工程管理 52 2.4.3 工程基本配置 55 2.4.4 工程的編譯鏈接 71 2.4.5 加載調(diào)試 72 2.4.6 Flash編程工具 80 第三章 嵌入式軟件開(kāi)發(fā)基礎(chǔ)實(shí)驗(yàn) 81 3.1 ARM匯編指令實(shí)驗(yàn)一 81
標(biāo)簽： ARM9 基礎(chǔ)實(shí)驗(yàn) 教程
上傳時(shí)間： 2013-04-24
上傳用戶：xaijhqx
VLSI(超大規(guī)模集成電路)的快速發(fā)展，使得FPGA技術(shù)得到了迅猛發(fā)展，F(xiàn)PGA的快速發(fā)展又為實(shí)時(shí)圖像處理在算法、系統(tǒng)結(jié)構(gòu)上帶來(lái)了新的方法和思路，全景圖像處理是實(shí)時(shí)圖像處理中一個(gè)嶄新的領(lǐng)域，其在視頻監(jiān)視領(lǐng)域內(nèi)有廣泛的應(yīng)用前景。 本文首先介紹了全景圖像處理的發(fā)展?fàn)顩r，課題的主要背景、國(guó)內(nèi)外發(fā)展現(xiàn)狀、課題的研究意義、課題的來(lái)源和本文的主要研究工作及論文組織結(jié)構(gòu)。然后在第二章中介紹了FPGA的發(fā)展，F(xiàn)PGA/CPLD的特點(diǎn)，并介紹了Cyclone Ⅱ系列FPGA的硬件結(jié)構(gòu)，硬件描述語(yǔ)言，開(kāi)發(fā)工具Quartus Ⅱ以及FPGA開(kāi)發(fā)的一般原則。 文章的重點(diǎn)放在了電路板的設(shè)計(jì)部分，也就是本文的第三章。在介紹電路設(shè)計(jì)部分之前首先介紹一些高速數(shù)字電路設(shè)計(jì)中的一些概念、高速數(shù)字電路設(shè)計(jì)中常見(jiàn)問(wèn)題，并對(duì)常見(jiàn)問(wèn)題給出了一般解決方法。 在FPGA電路板設(shè)計(jì)部分中，對(duì)FPGA電路的設(shè)計(jì)過(guò)程作了詳細(xì)的說(shuō)明，其中著重介紹了采用了FBGA封裝的EP2C35芯片的電路設(shè)計(jì)要點(diǎn)，多層電路板設(shè)計(jì)要點(diǎn)，F(xiàn)PGA供電管腳的處理注意事項(xiàng)，F(xiàn)PGA芯片中PLL模塊的設(shè)計(jì)以及FPGA的配置方法，并給出了作者的設(shè)計(jì)思路。FPGA供電電源也是電路板設(shè)計(jì)的要點(diǎn)所在，文章中也著重對(duì)其進(jìn)行了介紹，提及了FPGA電源設(shè)計(jì)指標(biāo)要求及電壓功耗估計(jì)，并根據(jù)現(xiàn)有的FPGA電源解決方案提出了設(shè)計(jì)思路和方法。同時(shí)文章中對(duì)FPGA芯片外圍器件電路包括圖像采集顯示芯片電路、圖像存儲(chǔ)電路、USB2.0接口電路的設(shè)計(jì)做了相應(yīng)的介紹。最終目的就是為基于FPGA的全景圖象處理搭建一個(gè)穩(wěn)定運(yùn)行的平臺(tái)。 在第四章中介紹了IC總線控制器的狀態(tài)機(jī)圖及信號(hào)說(shuō)明和相應(yīng)的仿真圖。 文章最后給出了FPGA硬件電路的調(diào)試結(jié)果，驗(yàn)證了設(shè)計(jì)目的，為進(jìn)一步的工作打下了良好的基礎(chǔ)。
標(biāo)簽： FPGA 圖像 理板設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶：15736969615
隨著糾錯(cuò)編碼理論研究的不斷深入，糾錯(cuò)碼的實(shí)際應(yīng)用越來(lái)越廣泛。卷積碼作為其中重要的一種，已被大多數(shù)通信系統(tǒng)所采用。(2,1,7)卷積碼是一種短約束長(zhǎng)度最佳碼，編、譯碼器易于實(shí)現(xiàn)，且具有較強(qiáng)的糾錯(cuò)能力。 本文研究了IEEE 802.11協(xié)議中(2,1,7)卷積碼編碼、交織解交織及其軟判決高速Viterbi譯碼的實(shí)現(xiàn)問(wèn)題。 首先介紹了IEEE 802.11無(wú)線局域網(wǎng)標(biāo)準(zhǔn)及規(guī)范，然后介紹了信道編解碼中卷積碼編碼及Viterbi譯碼算法和FPGA 設(shè)計(jì)方法，接著通過(guò)對(duì)(2,1,7)卷積碼特點(diǎn)的具體分析，吸取目前Viterbi譯碼算法和交織解交織算法的優(yōu)點(diǎn)，采取一系列的改進(jìn)措施，基于FPGA實(shí)現(xiàn)了IEEE 802.11信道編解碼及交織和解交織系統(tǒng)。這些改進(jìn)措施包括采用并行FIFO、改進(jìn)的ACS 單元、流水式塊處理結(jié)構(gòu)、改進(jìn)的SMDO方法、雙重交織策略，使得在同樣時(shí)鐘速率下，系統(tǒng)的性能大幅度提高。最后將程序下載到Altera公司的Cyclone 系列的FPGA(型號(hào)EP1C6Q240C8)器件上進(jìn)測(cè)試，并對(duì)測(cè)試結(jié)果作了簡(jiǎn)單分析。
上傳時(shí)間： 2013-05-25
上傳用戶：00.00
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
