三種方法讀取鍵值 使用者設(shè)計(jì)行列鍵盤介面，一般常採(cǎi)用三種方法讀取鍵值。 中斷式 在鍵盤按下時(shí)產(chǎn)生一個(gè)外部中斷通知CPU，並由中斷處理程式通過不同位址讀資料線上的狀態(tài)判斷哪個(gè)按鍵被按下。 本實(shí)驗(yàn)採(cǎi)用中斷式實(shí)現(xiàn)使用者鍵盤介面。 掃描法 對(duì)鍵盤上的某一行送低電位，其他為高電位，然後讀取列值，若列值中有一位是低，表明該行與低電位對(duì)應(yīng)列的鍵被按下。否則掃描下一行。 反轉(zhuǎn)法 先將所有行掃描線輸出低電位，讀列值，若列值有一位是低表明有鍵按下；接著所有列掃描線輸出低電位，再讀行值。 根據(jù)讀到的值組合就可以查表得到鍵碼。4x4鍵盤按4行4列組成如圖電路結(jié)構(gòu)。按鍵按下將會(huì)使行列連成通路，這也是見的使用者鍵盤設(shè)計(jì)電路。 //-----------4X4鍵盤程序--------------// uchar keboard(void) { uchar xxa,yyb,i,key; if((PINC&0x0f)!=0x0f) //是否有按鍵按下 {delayms(1); //延時(shí)去抖動(dòng) if((PINC&0x0f)!=0x0f) //有按下則判斷 { xxa=~(PINC|0xf0); //0000xxxx DDRC=0x0f; PORTC=0xf0; delay_1ms(); yyb=~(PINC|0x0f); //xxxx0000 DDRC=0xf0; //復(fù)位 PORTC=0x0f; while((PINC&0x0f)!=0x0f) //按鍵是否放開 { display(data); } i=4; //計(jì)算返回碼 while(xxa!=0) { xxa=xxa>>1; i--; } if(yyb==0x80) key=i; else if(yyb==0x40) key=4+i; else if(yyb==0x20) key=8+i; else if(yyb==0x10) key=12+i; return key; //返回按下的鍵盤碼 } } else return 17; //沒有按鍵按下 }
上傳時(shí)間： 2013-11-12
上傳用戶：a673761058
文中設(shè)計(jì)了以DSP28335為控制核心的風(fēng)光互補(bǔ)智能發(fā)電控制系統(tǒng)。分析了前級(jí)DC/DC斬波電路的工作原理并運(yùn)用了基于改進(jìn)擾動(dòng)法的最大功率跟蹤策略來實(shí)現(xiàn)風(fēng)光互補(bǔ)系統(tǒng)最大功率的跟蹤，采用DSP28335芯片作為控制核心，通過對(duì)直流斬波電路的檢測(cè)與控制來實(shí)現(xiàn)對(duì)系統(tǒng)最大功率的跟蹤和總體控制，并通過系統(tǒng)仿真與實(shí)驗(yàn)驗(yàn)證了設(shè)計(jì)的合理性。
標(biāo)簽： 28335 DSP 風(fēng)光互補(bǔ)發(fā)電系統(tǒng) 優(yōu)化設(shè)計(jì)
上傳時(shí)間： 2013-11-16
上傳用戶：頂?shù)弥?/p>
Xilinx FPGAs require at least two power supplies: VCCINTfor core circuitry and VCCO for I/O interface. For the latestXilinx FPGAs, including Virtex-II Pro, Virtex-II and Spartan-3, a third auxiliary supply, VCCAUX may be needed. Inmost cases, VCCAUX can share a power supply with VCCO.The core voltages, VCCINT, for most Xilinx FPGAs, rangefrom 1.2V to 2.5V. Some mature products have 3V, 3.3Vor 5V core voltages. Table 1 shows the core voltagerequirement for most of the FPGA device families. TypicalI/O voltages (VCCO) vary from 1.2V to 3.3V. The auxiliaryvoltage VCCAUX is 2.5V for Virtex-II Pro and Spartan-3, andis 3.3V for Virtex-II.
上傳時(shí)間： 2013-10-22
上傳用戶：liu999666
ACPCI系列的產(chǎn)品就是專為工控機(jī)和臺(tái)式機(jī)及其他電腦工程項(xiàng)目和測(cè)試調(diào)試設(shè)計(jì)的。和計(jì)算機(jī)的連接接口是通用的PCI接口，ACPCI是南京來可電子根據(jù)多年的CAN總線工程應(yīng)用經(jīng)驗(yàn)總結(jié)而成的，力求在CAN總線的兼容性、穩(wěn)定性和標(biāo)準(zhǔn)性上做到最好，ACPCI的單通道發(fā)送速度最高大于5000幀/秒，單通道接收速度最高大于7000幀/秒。總線2500V DC-DC隔離，總線接口防雷擊浪涌保護(hù)，配套有免費(fèi)的測(cè)試軟件Adawin CANTest，方便對(duì)卡和客戶的CAN應(yīng)用系統(tǒng)進(jìn)行測(cè)試。
標(biāo)簽： DataSheet ACPCI 1.1 PCI
上傳時(shí)間： 2013-11-08
上傳用戶：born2007
特點(diǎn)： ? CAN波特率5Kbps～1Mbps，可任意設(shè)定； ? 發(fā)送最高大于3000幀/秒，接收最高大于6000幀/秒； ? 隔離電壓3000V DC-DC； ? UDP方式下每個(gè)CAN口支持2個(gè)目標(biāo)IP段，多個(gè)用戶可同時(shí)管理一個(gè)CAN設(shè)備； ? 靈活的CAN報(bào)文分幀設(shè)置，滿足用戶各種分包需求。
標(biāo)簽： CANbus ACNET 1.5 DLL
上傳時(shí)間： 2013-10-08
上傳用戶：qilin
針對(duì)飛行模擬器座艙數(shù)據(jù)采集的復(fù)雜性，設(shè)計(jì)了一種基于以太網(wǎng)分布式的數(shù)據(jù)采集控制系統(tǒng)，該系統(tǒng)是RCM5700微處理器模塊上的以太網(wǎng)應(yīng)用。在系統(tǒng)的基礎(chǔ)上具體討論了PoE技術(shù)的應(yīng)用，在傳輸數(shù)據(jù)的網(wǎng)線上同時(shí)提供電流，提出并實(shí)現(xiàn)了一種包括輔助電源在內(nèi)的完整可靠的PoE供電方案。設(shè)計(jì)采用美國(guó)國(guó)家半導(dǎo)體的LM5073和LM5576并根據(jù)不同的負(fù)載情況，進(jìn)行穩(wěn)定可靠的電壓轉(zhuǎn)換，以滿足數(shù)據(jù)采集電路的要求。實(shí)驗(yàn)結(jié)果表明：該設(shè)計(jì)穩(wěn)定可靠，滿足低于13 W的采集節(jié)點(diǎn)供電要求，提高了模擬器信號(hào)采集系統(tǒng)的通用性和標(biāo)準(zhǔn)化程度，避免了以往數(shù)據(jù)采集節(jié)點(diǎn)單獨(dú)繁瑣的電源設(shè)計(jì)。 Abstract: Aiming at the complexity of large avion simulation and controlling，the simulator cabin distribute data collecting and control system was designed. This system is the application of RCM5700 on Ethernet. Based on this system，PoE technique that makes Ethernet can also provide power were expounded with emphasis and included FAUX design the PoE resolution was realized. To achieve the requirement of this system，LM5073 and LM5576 were used to DC-DC switch. From the data of experiment，the design filled the requirement of power-need of node whose power was lower than 13W. The application of the technique can advance the degree of simulation data collections currency and standardization and avoid designing additional power system.
標(biāo)簽： 以太網(wǎng) 分布式 數(shù)據(jù)采集 控制系統(tǒng)
上傳時(shí)間： 2013-11-09
上傳用戶：xyipie
核心板配置 核心板配置癿FPGA芯片是Cyclone II系列癿EP2C8Q208C，具有8256個(gè)LEs，36個(gè)M4K RAM blocks (4Kbits plus 512 parity bits)，同時(shí)具有165,888bit癿RAM，支持18個(gè)Embedded multipliers和2個(gè)PLL，資源配備十分豐富。實(shí)驗(yàn)證明，返款芯片在嵌入NIOS II軟核將黑釐開収板癿所有外謳全部跑起來，僅占全部資源癿70-80% ; 核心板同時(shí)配備了64Mbit癿SDRAM，對(duì)亍運(yùn)行NIOS軟核提供了有力癿保障，返款芯片為時(shí)鐘頻率有143MHz，實(shí)驗(yàn)證明，NIOS II軟核主頻可以平穩(wěn)運(yùn)行120MHz，速度迓是相當(dāng)忚癿; 16Mbit癿配置芯片也為返款核心板增色丌少，丌僅可以存儲(chǔ)配置信息，同時(shí)迓可以實(shí)現(xiàn)NIOS II軟件程序存儲(chǔ)，你編寫癿程序再大也沒有后頊乀憂了。 20M癿有源晶振也是必丌可少癿，他是整個(gè)系統(tǒng)癿時(shí)鐘源泉;4個(gè)LED對(duì)亍調(diào)試來說更是提供了徑多方便;復(fù)位按鍵，重新配置按鍵，配置指示燈一個(gè)也丌能少;同時(shí)支持AS模式和JTAG模式; 除此以外，核心板一個(gè)更大的特點(diǎn)是它可以獨(dú)立亍底板單獨(dú)運(yùn)行，為此配備了5V癿電源接口，高質(zhì)量癿紅色開關(guān)，為了安全迓加入了自恢復(fù)保險(xiǎn)絲。當(dāng)然擴(kuò)展口是丌能少癿，除了SDRAM占用癿38個(gè)IO口外，其他100個(gè)IO全部擴(kuò)展出來，為大家可以迕行自我擴(kuò)展實(shí)驗(yàn)做好了充分癿準(zhǔn)備。 四、 下擴(kuò)展板配置 為了讓FPGA収揮它癿強(qiáng)大功能，黑釐開収板為其謳計(jì)一款資源豐富癿下擴(kuò)展板(乀所以叨下擴(kuò)展板，是因?yàn)槲覀兒罄m(xù)迓會(huì)有上擴(kuò)展板)。下面我們就來簡(jiǎn)單介終一下下擴(kuò)展板癿資源配置。 支持網(wǎng)絡(luò)功能，配置ENC28J60網(wǎng)口芯片。ENC28J60是Microchip Technology(美國(guó)微芯科技公司)推出癿28引腳獨(dú)立以太網(wǎng)控刢器。目前市場(chǎng)上大部分以太網(wǎng)控刢器癿封裝均赸過80引腳，而符吅IEEE 802.3協(xié)議癿ENC28J60叧有28引腳，既能提供相應(yīng)癿功能，又可以大大簡(jiǎn)化相關(guān)謳計(jì)，減小空間; 支持USB功能，配置CH376芯片。CH376 支持USB 謳備方式和USB 主機(jī)方式，幵丏內(nèi)置了USB 途訊協(xié)議癿基本固件，內(nèi)置了處理Mass-Storage海量存儲(chǔ)謳備癿與用途訊協(xié)議癿固件，內(nèi)置了SD 卡癿途訊接口固件，內(nèi)置了FAT16和FAT32 以及FAT12 文件系統(tǒng)癿管理固件，支持常用癿USB 存儲(chǔ)謳備(包括U 盤/USB 硬盤/USB 閃存盤/USB 讀卡器)和SD 卡(包括標(biāo)準(zhǔn)容量SD 卡和高容量HC-SD 卡以及協(xié)議兼容癿MMC 卡和TF 卡); 支持板載128*64的點(diǎn)陣LCD。ST7565P控刢芯片，內(nèi)置DC/DC電路，途過軟件調(diào)節(jié)對(duì)比度。該芯片支持，幵口和串口丟種方式;
上傳時(shí)間： 2013-11-23
上傳用戶：ouyangtongze
Single-Ended and Differential S-Parameters Differential circuits have been important incommunication systems for many years. In the past,differential communication circuits operated at lowfrequencies, where they could be designed andanalyzed using lumped-element models andtechniques. With the frequency of operationincreasing beyond 1GHz, and above 1Gbps fordigital communications, this lumped-elementapproach is no longer valid, because the physicalsize of the circuit approaches the size of awavelength.Distributed models and analysis techniques are nowused instead of lumped-element techniques.Scattering parameters, or S-parameters, have beendeveloped for this purpose [1]. These S-parametersare defined for single-ended networks. S-parameterscan be used to describe differential networks, but astrict definition was not developed until Bockelmanand others addressed this issue [2]. Bockelman’swork also included a study on how to adapt single-ended S-parameters for use with differential circuits[2]. This adaptation, called “mixed-mode S-parameters,” addresses differential and common-mode operation, as well as the conversion betweenthe two modes of operation.This application note will explain the use of single-ended and mixed-mode S-parameters, and the basicconcepts of microwave measurement calibration.
上傳時(shí)間： 2014-03-25
上傳用戶：yyyyyyyyyy
XRP7714是一款四輸出脈寬調(diào)制（PWM）分級(jí)降壓（step down）DC-DC控制器，并具有內(nèi)置LDO提供待機(jī)電源。該器件在單個(gè)IC上為電池供電的產(chǎn)品提供了整套的電源管理方案，并且通過內(nèi)含的I2C串行接口進(jìn)行整體的編程配置
標(biāo)簽： 7714 XRP PWM 數(shù)字
上傳時(shí)間： 2013-11-01
上傳用戶：xiaohuanhuan
Xilinx FPGAs require at least two power supplies: VCCINTfor core circuitry and VCCO for I/O interface. For the latestXilinx FPGAs, including Virtex-II Pro, Virtex-II and Spartan-3, a third auxiliary supply, VCCAUX may be needed. Inmost cases, VCCAUX can share a power supply with VCCO.The core voltages, VCCINT, for most Xilinx FPGAs, rangefrom 1.2V to 2.5V. Some mature products have 3V, 3.3Vor 5V core voltages. Table 1 shows the core voltagerequirement for most of the FPGA device families. TypicalI/O voltages (VCCO) vary from 1.2V to 3.3V. The auxiliaryvoltage VCCAUX is 2.5V for Virtex-II Pro and Spartan-3, andis 3.3V for Virtex-II.
上傳時(shí)間： 2013-10-22
上傳用戶：aeiouetla
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
