基于Xilinx FPGA的DDRSDRAM的Verilog控制代碼，使用的FPGA為Virtex-4，實(shí)現(xiàn)對(duì)DDRSDRAM的簡(jiǎn)單控制（對(duì)一系列地址的寫入和讀取）。
標(biāo)簽： DDRSDRAM Verilog Xilinx FPGA
上傳時(shí)間： 2013-08-07
上傳用戶：ainimao
基于Xilinx FPGA的DDRSDRAM的Verilog控制代碼，使用的FPGA為Virtex-4，實(shí)現(xiàn)對(duì)DDRSDRAM的簡(jiǎn)單控制（對(duì)一系列地址的寫入和讀取）。
標(biāo)簽： DDRSDRAM Verilog Xilinx FPGA
上傳時(shí)間： 2014-01-22
上傳用戶：duoshen1989
微處理器技術(shù)、傳感器技術(shù)和無(wú)線通信技術(shù)的進(jìn)步，推動(dòng)了無(wú)線數(shù)據(jù)采集系統(tǒng)的產(chǎn)生和發(fā)展。數(shù)據(jù)采集技術(shù)廣泛應(yīng)用于雷達(dá)、通信、遙感遙測(cè)等領(lǐng)域。在各種信息的獲取中，對(duì)高速數(shù)據(jù)采集的需求非常廣泛。隨著測(cè)控技術(shù)的發(fā)展，對(duì)數(shù)據(jù)采集系統(tǒng)的智能化和網(wǎng)絡(luò)化水平也提出了更高的要求。并且由于通訊網(wǎng)絡(luò)的飛速發(fā)展，移動(dòng)通信與實(shí)際應(yīng)用的結(jié)合使得各種基于GPRS網(wǎng)絡(luò)的無(wú)線數(shù)據(jù)傳輸系統(tǒng)成為當(dāng)前遠(yuǎn)距離無(wú)線通訊領(lǐng)域最為廣泛的應(yīng)用。本課題將廣泛應(yīng)用的嵌入式控制器引入到數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)中，并結(jié)合GPRS優(yōu)秀的網(wǎng)絡(luò)特性，實(shí)現(xiàn)了一個(gè)低功耗、智能化、網(wǎng)絡(luò)化、軟硬件可根據(jù)具體測(cè)量任務(wù)適當(dāng)裁減的無(wú)線高速數(shù)據(jù)采集平臺(tái)。 本設(shè)計(jì)采用32位ARM處理器S3C2410為核心器件，配以FPGA+DDRSDRAM高速數(shù)據(jù)采集模塊，GPRS數(shù)據(jù)通信模塊，在Linux嵌入式操作系統(tǒng)和應(yīng)用軟件的支持下，實(shí)現(xiàn)了數(shù)字化高速采集，數(shù)字化無(wú)線數(shù)據(jù)網(wǎng)絡(luò)傳輸?shù)默F(xiàn)場(chǎng)數(shù)據(jù)采集系統(tǒng)。該平臺(tái)采集的現(xiàn)場(chǎng)數(shù)據(jù)主要為各種傳感器輸出的電壓模擬量。前端數(shù)據(jù)采集模塊的FPGA控制高速AD轉(zhuǎn)換器將輸入的模擬量信號(hào)采集后，存儲(chǔ)在由DDRSDRAM構(gòu)成的大容量緩存中，再經(jīng)過(guò)嵌入式系統(tǒng)中的微控制器進(jìn)行各種處理，然后將處理結(jié)果保存在ARM系統(tǒng)的SDRAM內(nèi)存，最后通過(guò)在ARM系統(tǒng)模塊擴(kuò)展的GPRS模塊，將采集到的數(shù)據(jù)通過(guò)GPRS網(wǎng)絡(luò)發(fā)送出去。 IAnux由于其代碼開(kāi)放性以及強(qiáng)大的網(wǎng)絡(luò)功能等特點(diǎn)，在許多的嵌入式網(wǎng)絡(luò)設(shè)備中有著廣泛應(yīng)用，與其他的嵌入式操作系統(tǒng)相比，具有著更多的優(yōu)勢(shì)。因此本課題將其作為硬件平臺(tái)的操作系統(tǒng)。基于ARM的嵌入式數(shù)據(jù)采集與處理系統(tǒng)結(jié)構(gòu)清晰、通用性好、可擴(kuò)展性強(qiáng)，可為各種嵌入式應(yīng)用提供一套完整的硬、軟件解決方案，在工業(yè)測(cè)量與控制領(lǐng)域具有較為廣闊的應(yīng)用前景。
標(biāo)簽： ARM_Linux 無(wú)線數(shù)據(jù) 采集系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：xlcky
·摘要： DDB SDRAM使用雙倍數(shù)據(jù)速率結(jié)構(gòu),它能獲得比SDRAM更高的性能.DDR SDRAM需要特定的DDB控制器才能完成與DSP、FPGA之間的通信.由于Xilinx VirtexTM-4系列FPGA具備ChipSync源同步技術(shù)等優(yōu)勢(shì),本設(shè)計(jì)采用它來(lái)實(shí)現(xiàn)DDRSDRAM控制器.該DDR SDRAM控制器采用直接時(shí)鐘數(shù)據(jù)捕獲技術(shù),本文將重點(diǎn)闡述該技術(shù).
標(biāo)簽： Xilinx_FPGA DDR_SDRAM 控制器
上傳時(shí)間： 2013-05-24
上傳用戶：zxc23456789
使用片式磁珠和片式電感的原因：是使用片式磁珠還是片式電感主;要還在于應(yīng)用。在諧振電路中需要使用片式電感。而需要消除不需要的EMI噪聲時(shí)，使用片式磁珠是最佳的選擇。 磁珠是用來(lái)吸收超高頻信號(hào)，象-一些RF電路，PLL，振蕩電路，含超高頻存儲(chǔ)器電路（DDRSDRAM，RAMBUS等）都需要在電源輸入部分加磁珠。而電感是一種蓄能元件，用在LC振蕩電路，中低頻的濾波電路等，其應(yīng)用頻率范圍很少超過(guò)錯(cuò)50MHZ。 磁珠專用于抑制信號(hào)線、電源線上的高頻噪聲和尖峰干擾，還具有吸收靜電脈沖的能力。磁珠的功能主要是消除存在于傳輸線結(jié)構(gòu)（PCB電路）中的RF噪聲，RF能量是疊加在直流傳輸電平上的交流正弦波成分，直流成分是需要的有用信號(hào)，而射頻RF能量卻是無(wú)用的電磁干擾沿著線路傳輸和輻射（EMI）。要消除這些不需要的信號(hào)能量，使用片式磁珠扮演高頻電阻的角色（衰減器），該器件允許直流信號(hào)通過(guò)，而濾除交流信號(hào)。通常高頻信號(hào)為30MHz以上，然而，低頻信號(hào)也會(huì)受到片式磁珠的影響
標(biāo)簽： pcb
上傳時(shí)間： 2021-11-06
上傳用戶：xsr1983
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
