基于FPGA的DDS IP核設計方案
以Altera公司的Quartus Ⅱ 7.2作為開發工具,研究了基于FPGA的DDS IP核設計,并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件,結合32位嵌入式CPU軟核Nios II,構成可編程片上系統(S...
以Altera公司的Quartus Ⅱ 7.2作為開發工具,研究了基于FPGA的DDS IP核設計,并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件,結合32位嵌入式CPU軟核Nios II,構成可編程片上系統(S...
該文介紹了一種電離層垂測儀的設計方法,分析了發射信號的選擇要求,給出了實際電路模塊。系統利用FPGA的 IP核DDS產生正弦載波信號,經巴克碼調相后,通過DAC和功放產生發射信號;接收機采用射頻開關和直接ADC采樣技術采集回波信號,避免了模擬正交解調時相位不平衡產生的問題。通過外場實驗驗證,表明該設...
控件特性:活動的RAS連接到INTERNET通知;斷開INTERNET連接通知;RAS撥入設備完整狀態信息及連接狀態;返回PC系統的當地IP地址和主機名;返回撥號連接的RASClient分配的INTERNET地址和主機名;返回撥號連接的RASServer ISP服務器地址和主機名;掛斷任何活動狀態的...
一個通用的矩陣綜合算法;能實現加、減、乘、轉置以及初始化設置功能(大小和初值)。...
用java編寫的一個基于GUI的算術四則運算(加、減、乘、除)的計算器。 1.綜合使用swing包的容器類和組件類設計一個合理的界面; 2.只能對整型數據進行處理; 3. 只能完成加、減、乘、除四項基本功能; 4.參照Windows附件中的計算器的外觀和功能...