以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具,研究了基于FPGA的DDS IP核設(shè)計,并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結(jié)果。將設(shè)計的DDS IP核封裝成為SOPC Builder自定義的組件,結(jié)合32位嵌入式CPU軟核Nios II,構(gòu)成可編程片上系統(tǒng)(SOPC),利用極少的硬件資源實現(xiàn)了可重構(gòu)信號源。該系統(tǒng)基本功能都在FPGA芯片內(nèi)完成,利用 SOPC技術(shù),在一片 FPGA 芯片上實現(xiàn)了整個信號源的硬件開發(fā)平臺,達到既簡化電路設(shè)計、又提高系統(tǒng)穩(wěn)定性和可靠性的目的。
資源簡介:以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具,研究了基于FPGA的DDS IP核設(shè)計,并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結(jié)果。將設(shè)計的DDS IP核封裝成為SOPC Builder自定義的組件,結(jié)合32位嵌入式CPU軟核Nios II,構(gòu)成可編程片上系統(tǒng)(SOPC),利用...
上傳時間: 2013-11-06
上傳用戶:songkun
資源簡介:以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具,研究了基于FPGA的DDS IP核設(shè)計,并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結(jié)果。將設(shè)計的DDS IP核封裝成為SOPC Builder自定義的組件,結(jié)合32位嵌入式CPU軟核Nios II,構(gòu)成可編程片上系統(tǒng)(SOPC),利用...
上傳時間: 2013-12-22
上傳用戶:forzalife
資源簡介:基于sopc的vga IP核設(shè)計參考文檔
上傳時間: 2017-02-15
上傳用戶:dengzb84
資源簡介:實現(xiàn)了基于FPGA的DDS信號源設(shè)計,能同時兩路輸出,輸出波形包括正弦波、三角波、方波和鋸齒波,且其頻率和相位均可調(diào),還能計算兩路輸出信號的相位差。
上傳時間: 2022-04-21
上傳用戶:
資源簡介:為了滿足對隨機數(shù)性能有一定要求的系統(tǒng)能夠?qū)崟r檢測隨機數(shù)性能的需求,提出了一種基于FPGA的隨機數(shù)性能檢測設(shè)計方案。根據(jù)NIST的測試標準,采用基于統(tǒng)計的方法,在FPGA內(nèi)部實現(xiàn)了對隨機序列的頻率測試、游程測試、最大游程測試、離散傅里葉變換測試和二元矩陣...
上傳時間: 2013-11-13
上傳用戶:lliuhhui
資源簡介:一般由信源發(fā)出的數(shù)字基帶信號含有豐富的低頻分量,甚至直流分量,這些信號往往不宜直接用于傳輸,易產(chǎn)生碼間干擾進而直接影響傳輸?shù)目煽啃裕蚨獙ζ溥M行編碼以便傳輸。傳統(tǒng)的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式,而該方式的地面解碼電路...
上傳時間: 2013-05-26
上傳用戶:teddysha
資源簡介:一般由信源發(fā)出的數(shù)字基帶信號含有豐富的低頻分量,甚至直流分量,這些信號往往不宜直接用于傳輸,易產(chǎn)生碼間干擾進而直接影響傳輸?shù)目煽啃裕蚨獙ζ溥M行編碼以便傳輸。傳統(tǒng)的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式,而該方式的地面解碼電路...
上傳時間: 2013-04-24
上傳用戶:siguazgb
資源簡介:為了滿足對隨機數(shù)性能有一定要求的系統(tǒng)能夠?qū)崟r檢測隨機數(shù)性能的需求,提出了一種基于FPGA的隨機數(shù)性能檢測設(shè)計方案。根據(jù)NIST的測試標準,采用基于統(tǒng)計的方法,在FPGA內(nèi)部實現(xiàn)了對隨機序列的頻率測試、游程測試、最大游程測試、離散傅里葉變換測試和二元矩陣...
上傳時間: 2015-01-01
上傳用戶:瓦力瓦力hong
資源簡介:本文介紹了一個基于CPLD/FPGA的嵌入式IP核設(shè)計。論文在闡述可編程邏輯器件及其發(fā)展趨勢的基礎(chǔ)上,探討了知識產(chǎn)權(quán)復(fù)用理念,MCU的復(fù)雜化設(shè)計以及數(shù)字信號傳輸與處理的速度要求。結(jié)合國內(nèi)外對CPLD/FPGA的使用現(xiàn)狀,引出了在CPLD/FPGA上開發(fā)嵌入式模塊程序的...
上傳時間: 2013-07-05
上傳用戶:隱界最新
資源簡介:本文探索了自主系統(tǒng)CPU設(shè)計方法和經(jīng)驗,同時對80C51產(chǎn)品進行了必要的改進。 文章采用XILINX公司的Virtex-ⅡPro系列FPGA芯片,在相關(guān)EDA軟件平臺的支持下進行基于FPGA的8051芯片的設(shè)計。在已公開的8051源代碼的基礎(chǔ)上,對其中的程序存儲器、指令存儲器做了較大...
上傳時間: 2013-06-28
上傳用戶:梧桐
資源簡介:加密算法一直在信息安全領(lǐng)域起著極其重要的作用,它直接影響著國家的安全和發(fā)展.隨著計算機技術(shù)的飛速發(fā)展,原有的數(shù)據(jù)加密標準(DES)已不能滿足人們的保密要求.在未來的20年內(nèi),高級數(shù)據(jù)加密標準(AES)將替代DES成為新的數(shù)據(jù)加密標準.在不對原有應(yīng)用系統(tǒng)作大的改...
上傳時間: 2013-04-24
上傳用戶:萌萌噠小森森
資源簡介:基于VHDL+FPGA的DDS信號發(fā)生設(shè)計,已經(jīng)通過調(diào)式
上傳時間: 2016-11-02
上傳用戶:aa17807091
資源簡介:基于FPGA的LCD&VGA控制器設(shè)計 字數(shù)不夠
上傳時間: 2013-08-05
上傳用戶:ginani
資源簡介:基于FPGA的樂曲發(fā)生器電路設(shè)計 附含源代碼(quartersii環(huán)境下運行)
上傳時間: 2013-08-07
上傳用戶:pwcsoft
資源簡介:優(yōu)秀碩士論文,基于FPGA的雷達信號模擬器設(shè)計,對學(xué)FPGA的,特別是學(xué)雷達的同學(xué)有很好的參考價值
上傳時間: 2013-08-10
上傳用戶:dianxin61
資源簡介:基于FPGA的DDS信號發(fā)生器的簡單實現(xiàn)。這種方法簡單可靠、控制方便,且具有很高的頻率分辨率和轉(zhuǎn)換速度,非常適合快速跳頻通信的要求。 DDS(直接數(shù)字合成)是近年來迅速發(fā)展起來的一種新的頻率合成方法。
上傳時間: 2013-08-13
上傳用戶:zl5712176
資源簡介:verilog編寫基于FPGA的DDS實現(xiàn)
上傳時間: 2013-08-19
上傳用戶:neu_liyan
資源簡介:基于FPGA的DDS和周期合成技術(shù)在EIS中的應(yīng)用,caj格式
上傳時間: 2013-08-26
上傳用戶:lhll918
資源簡介:在無線傳送領(lǐng)域,基于FPGA 的DDS 實現(xiàn)的幾種方式
上傳時間: 2013-09-01
上傳用戶:ttpay
資源簡介:基于FPGA的數(shù)字濾波系統(tǒng)設(shè)計
上傳時間: 2013-11-07
上傳用戶:erkuizhang
資源簡介:基于FPGA的誤碼率測試儀設(shè)計基于FPGA的誤碼率測試儀設(shè)計
上傳時間: 2013-08-02
上傳用戶:1159797854
資源簡介:基于FPGA的數(shù)字濾波系統(tǒng)設(shè)計
上傳時間: 2015-01-01
上傳用戶:fudong911
資源簡介:基于XscalePXA270的PCMCIA-CF接口設(shè)計方案,非原創(chuàng),轉(zhuǎn)載
上傳時間: 2015-06-27
上傳用戶:Breathe0125
資源簡介:基于dsp的PWM開關(guān)電源設(shè)計方案,介紹了基于DSP的PWM型開關(guān)電源的原理及設(shè)計方法,以DSP芯片TMS320LF2407產(chǎn)生SPWM為例闡述了開關(guān)電源中PWM波形的實現(xiàn)方法。
上傳時間: 2014-01-11
上傳用戶:rocketrevenge
資源簡介:基于FPGA的分頻器設(shè)計,已經(jīng)通過了仿真(VHDL語言編寫)
上傳時間: 2013-12-14
上傳用戶:haoxiyizhong
資源簡介:在無線傳送領(lǐng)域,基于FPGA 的DDS 實現(xiàn)的幾種方式
上傳時間: 2015-11-05
上傳用戶:asdfasdfd
資源簡介:基于AD9850的DDS信號源設(shè)計,輸出信號穩(wěn)定,失真度小
上傳時間: 2015-12-21
上傳用戶:liansi
資源簡介:基于FPGA的DDS和周期合成技術(shù)在EIS中的應(yīng)用,caj格式
上傳時間: 2013-12-18
上傳用戶:1583060504
資源簡介:今今日電子--基于FPGA的PCI總線接口設(shè)計 (圖)日電子--基于FPGA的PCI總線接口設(shè)計 (圖)今日電子--基于FPGA的PCI總線接口設(shè)計 (圖)
上傳時間: 2016-02-19
上傳用戶:sevenbestfei
資源簡介:verilog編寫基于FPGA的DDS實現(xiàn)
上傳時間: 2013-12-20
上傳用戶:ruan2570406