本文設(shè)計實現(xiàn)了一種基于FPGA的DES加密系統(tǒng)。 概括起來,本文主要完成了以下幾方面的主要工作:完成了DES加密系統(tǒng)的整體設(shè)計。整個系統(tǒng)包括DES加密核心模塊,UART通信接口模塊和BLOCKRAM存儲模塊。以EITS2003開發(fā)板為硬件開發(fā)平臺,ISEwebpack為開發(fā)軟件,用Verilog硬件描述語言設(shè)計并且實現(xiàn)了三大模塊的具體功能及整體連接。用PC,串口調(diào)試工具,UART通信接口和EITS2003開發(fā)板測試并驗證了整個系統(tǒng)的功能。探討了DES加密系統(tǒng)在軍事通信總站內(nèi)的應(yīng)用。
標(biāo)簽:
FPGA
DES
加密
系統(tǒng)設(shè)計
上傳時間:
2013-06-14
上傳用戶:dancnc