牛牛国产精品,中文字幕一区二区三区中文字幕,国产一区二区三区探花

DM-cache

DM642上利用DMA和CACHE優(yōu)化內(nèi)存存取實(shí)例

DM642上利用DMA和CACHE優(yōu)化內(nèi)存存取實(shí)例

標(biāo)簽： CACHE 642 DMA DM

上傳時(shí)間： 2013-12-16

上傳用戶(hù)：愛(ài)死愛(ài)死
關(guān)于Cache一致性的研究進(jìn)展

集成電路設(shè)計(jì)以及制造業(yè)的不斷發(fā)展，使得在單個(gè)芯片上集成多個(gè)處理器內(nèi)核成為了可能。近年來(lái)多核處理器的發(fā)展過(guò)程中，多個(gè)內(nèi)核對(duì)共享數(shù)據(jù)的訪問(wèn)一直存在數(shù)據(jù)沖突問(wèn)題，也就是緩存（Cache）出現(xiàn)不一致情況。Cache 一致性協(xié)議就是為了解決這種不一致現(xiàn)象，使得內(nèi)核可以實(shí)時(shí)訪問(wèn)到正確的數(shù)據(jù)。本文在簡(jiǎn)單介紹Cache一致性之后，總結(jié)了三種改進(jìn)的Cache一致性協(xié)議。第一種介紹了一致性協(xié)議與片上互聯(lián)協(xié)議相協(xié)同的設(shè)計(jì)將多核架構(gòu)與片上互聯(lián)方式相結(jié)合，最終實(shí)現(xiàn)低延遲、高帶寬、可擴(kuò)展等特性。第二種提出了基于分層架構(gòu)的混合一致性協(xié)議，將兩種傳統(tǒng)一致性協(xié)議進(jìn)行了有效地結(jié)合。在第一層共享總線架構(gòu)結(jié)構(gòu)上采用總線監(jiān)聽(tīng)一致性協(xié)議，第二層互聯(lián)網(wǎng)絡(luò)架構(gòu)的結(jié)構(gòu)上采用基于目錄的一致性協(xié)議。該協(xié)議即解決了共享總線架構(gòu)的總線帶寬問(wèn)題，又解決了基于目錄的一致性協(xié)議中目錄所占存儲(chǔ)空間過(guò)大的問(wèn)題，表現(xiàn)出了優(yōu)良的性能。第三種是基于 Token 的動(dòng)態(tài)可重構(gòu) Cache一致性協(xié)議，通過(guò)相關(guān)結(jié)果表明基于 Token 的動(dòng)態(tài)可重構(gòu) Cache 一致性協(xié)議將能夠有效的應(yīng)用到眾核處理器結(jié)構(gòu)中。

標(biāo)簽： Cache

上傳時(shí)間： 2016-11-28

上傳用戶(hù)：Nicole_K
verilog 單周期DM

Verilog DM文件飛起可以借鑒下，支持好多功能還是對(duì)的特別刺激為啥要20字真的煩

標(biāo)簽： verilog 周期

上傳時(shí)間： 2016-11-29

上傳用戶(hù)：123123222
cache-google-font

cache-google-font

標(biāo)簽： cache-google-font

上傳時(shí)間： 2018-03-26

上傳用戶(hù)：itata
基于FPGA的磁盤(pán)陣列控制器的硬件設(shè)計(jì)與實(shí)現(xiàn).rar

隨著存儲(chǔ)技術(shù)的迅速發(fā)展，存儲(chǔ)業(yè)務(wù)需求的不斷增長(zhǎng)，獨(dú)立的磁盤(pán)冗余陣列可利用多個(gè)磁盤(pán)并行存取提高存儲(chǔ)系統(tǒng)的性能。磁盤(pán)陣列技術(shù)采用硬件和軟件兩種方式實(shí)現(xiàn)，軟件RAID（Redundant Array of Independent Disks）主要利用操作系統(tǒng)提供的軟件實(shí)現(xiàn)磁盤(pán)冗余陣列功能，對(duì)系統(tǒng)資源利用率高，節(jié)省成本。硬件RAID將大部分RAID功能集成到一塊硬件控制器中，系統(tǒng)資源占用率低，可移植性好。分析了軟件RAID的性能瓶頸，使用硬件直接完成部分計(jì)算提高軟件RAID性能。針對(duì)RAID5采用FPGA（Field Programmable Gate Array）技術(shù)實(shí)現(xiàn)RAID控制器硬件設(shè)計(jì)，完成磁盤(pán)陣列啟動(dòng)、數(shù)據(jù)緩存（Cache）以及數(shù)據(jù)XOR校驗(yàn)等功能。基于硬件RAID的理論，提出一種基于Virtex-4的硬件RAID控制器的系統(tǒng)設(shè)計(jì)方案：獨(dú)立微處理器和較大容量的內(nèi)存；實(shí)現(xiàn)RAID級(jí)別遷移，在線容量擴(kuò)展，在線數(shù)據(jù)熱備份等高效、用戶(hù)可定制的高級(jí)RAID功能；利用Virtex-4內(nèi)置硬PowerPC完成RAID服務(wù)器部分配置和管理工作，運(yùn)行Linux操作系統(tǒng)、RAID管理軟件等。控制器既可以作為RAID控制卡在服務(wù)器上使用，也可作為一個(gè)獨(dú)立的系統(tǒng)，成為磁盤(pán)陣列的調(diào)試平臺(tái)。隨著集成電路的發(fā)展，芯片的體積越來(lái)越小，電路的布局布線密度越來(lái)越大，信號(hào)的工作頻率也越來(lái)越高，高速電路的傳輸線效應(yīng)和信號(hào)完整性問(wèn)題越來(lái)越明顯。RAID控制器屬于高速電路的范疇，在印刷電路板（Printed Circuit Block, PCB）實(shí)現(xiàn)時(shí)分別從疊層設(shè)計(jì)、布局、電源完整性、阻抗匹配和串?dāng)_等方面考慮了信號(hào)完整性問(wèn)題，并基于IBIS（I/O Buffer Information Specification）模型進(jìn)行了信號(hào)完整性分析及仿真。

標(biāo)簽： FPGA 磁盤(pán)陣列控制器

上傳時(shí)間： 2013-04-24

上傳用戶(hù)：jeffery
64位MIPS微處理器的模塊設(shè)計(jì)和FPGA驗(yàn)證

　　作為嵌入式系統(tǒng)核心的微處理器，是SOC不可或缺的“心臟”，微處理器的性能直接影響著整個(gè)SOC的性能。　　與國(guó)際先進(jìn)技術(shù)相比，我國(guó)在這一領(lǐng)域的研究和開(kāi)發(fā)工作還相當(dāng)落后，這直接影響到我國(guó)信息產(chǎn)業(yè)的發(fā)展。本著趕超國(guó)外先進(jìn)技術(shù)，填補(bǔ)我國(guó)在該領(lǐng)域的空白以擺脫受制于國(guó)外的目的，我國(guó)很多科研單位和公司進(jìn)行了自己的努力和嘗試。經(jīng)過(guò)幾年的探索，已經(jīng)有多種自主知識(shí)產(chǎn)權(quán)的處理器芯片完成了設(shè)計(jì)驗(yàn)證并逐漸進(jìn)入市場(chǎng)化階段。我國(guó)已結(jié)束無(wú)“芯”的歷史，并向設(shè)計(jì)出更高性能處理器的目標(biāo)邁進(jìn)。　　艾科創(chuàng)新微電子公司的VEGA處理器，是公司憑借自己的技術(shù)力量和科研水平設(shè)計(jì)出的一款64位高性能RSIC微處理器。該處理器基于MIPSISA構(gòu)架，采用五級(jí)流水線的設(shè)計(jì)，并且使用了高性能處理器所廣泛采用的虛擬內(nèi)存管理技術(shù)。設(shè)計(jì)過(guò)程中采用自上而下的方法，根據(jù)其功能將其劃分為取指、譯碼、算術(shù)邏輯運(yùn)算、內(nèi)存管理、流水線控制和cache控制等幾個(gè)功能塊，使得我們?cè)谠O(shè)計(jì)中能夠按照其功能和時(shí)序要求進(jìn)行。　　本文的首先介紹了MIPS微處理器的特點(diǎn)，通過(guò)對(duì)MIPS指令集和其五級(jí)流水線結(jié)構(gòu)的介紹使得對(duì)VEGA的設(shè)計(jì)有了一個(gè)直觀的認(rèn)識(shí)。在此基礎(chǔ)上提出了VEGA的結(jié)構(gòu)劃分以及主要模塊的功能。作為采用虛擬內(nèi)存管理技術(shù)的處理器，文章的主要部分介紹了VEGA的虛擬內(nèi)存管理技術(shù)，將VEGA的內(nèi)存管理單元(MMU)尤其是內(nèi)部?jī)蓚€(gè)翻譯后援緩沖(TLB)的設(shè)計(jì)作為重點(diǎn)給出了流水線處理器設(shè)計(jì)的方法。結(jié)束總體設(shè)計(jì)并完成仿真后，并不能代表設(shè)計(jì)的正確性，它還需要我們?cè)趯?shí)際的硬件平臺(tái)上進(jìn)行驗(yàn)證。作為論文的又一重點(diǎn)內(nèi)容，介紹了我們?cè)赩EGA驗(yàn)證過(guò)程中使用到的FPGA的主要配置單元，F(xiàn)PGA的設(shè)計(jì)流程。VEGA的FPGA平臺(tái)是一完整的計(jì)算機(jī)系統(tǒng)，我們利用在線調(diào)試軟件XilinxChipscope對(duì)其進(jìn)行了在線調(diào)試，修正其錯(cuò)誤。　　經(jīng)過(guò)模塊設(shè)計(jì)到最后的FPGA驗(yàn)證，VEGA完成了其邏輯設(shè)計(jì)，經(jīng)過(guò)綜合和布局布線等后端流程，VEGA采用0.18工藝流片后達(dá)到120MHz的工作頻率，可在其平臺(tái)上運(yùn)行Windows-CE和Linux嵌入式操作系統(tǒng)，達(dá)到了預(yù)計(jì)的設(shè)計(jì)要求。　　

標(biāo)簽： MIPS FPGA 微處理器模塊設(shè)計(jì)

上傳時(shí)間： 2013-07-07

上傳用戶(hù)：標(biāo)點(diǎn)符號(hào)
數(shù)字音頻廣播中OFDM調(diào)制的研究與實(shí)現(xiàn)

正交頻分復(fù)用（OFDM）是一種無(wú)線環(huán)境下的高速傳輸技術(shù)，它使用一系列低速子載波并行傳輸數(shù)據(jù)，具有抗多徑干擾的能力、能以很高的頻譜利用率實(shí)現(xiàn)高速數(shù)據(jù)傳輸?shù)葍?yōu)點(diǎn)。數(shù)字音頻廣播（DAB）系統(tǒng)中采用OFDM調(diào)制技術(shù)。本文首先概述了OF'DM的基本原理和實(shí)現(xiàn)方法，分析了DAB中不同模式下OFDM調(diào)制的參數(shù)和特點(diǎn)。實(shí)現(xiàn)OFDM的核心技術(shù)是快速傅立葉變換（FFT）。本文在分析研究了多種FFT算法的基礎(chǔ)上選擇了最適合FPGA實(shí)現(xiàn)的，滿(mǎn)足DAB系統(tǒng)中OFDM調(diào)制要求的FFT算法，即將2048點(diǎn)FFT分解為基-4和基-2混合基算法。本文研究重點(diǎn)是使用FPGA實(shí)現(xiàn)2048點(diǎn)復(fù)數(shù)FFT處理器。2048點(diǎn)FFT由五級(jí)基-4運(yùn)算和一級(jí)基-2運(yùn)算組成。針對(duì)這一算法以及FPGA特點(diǎn)，進(jìn)行系統(tǒng)結(jié)構(gòu)設(shè)計(jì)、各個(gè)模塊設(shè)計(jì)、FPGA實(shí)現(xiàn)和測(cè)試。一個(gè)基-4和基-2復(fù)用的蝶形運(yùn)算模塊是整個(gè)FFT處理器的核心部分。此外系統(tǒng)還包括：系統(tǒng)控制模塊，地址產(chǎn)生模塊，RAM和ROM。本文特別針對(duì)2048點(diǎn)按頻率抽取基-4/2順序處理的FFT處理器提出了一種巧妙的數(shù)據(jù)地址和旋轉(zhuǎn)因子地址生成的方法。仿真和驗(yàn)證表明，運(yùn)算的結(jié)果可以達(dá)到一定的精度要求，運(yùn)算速度滿(mǎn)足系統(tǒng)要求，說(shuō)明該OFDM調(diào)制器的設(shè)計(jì)是可行的，可以應(yīng)用于DAB系統(tǒng)中

標(biāo)簽： OFDM 數(shù)字音頻廣播調(diào)制

上傳時(shí)間： 2013-06-05

上傳用戶(hù)：star_in_rain
ARM嵌入式系統(tǒng)開(kāi)發(fā)-軟件設(shè)計(jì)與優(yōu)化

·本書(shū)從軟件設(shè)計(jì)的角度，全面、系統(tǒng)地介紹了ARM處理器的基本體系結(jié)構(gòu)和軟件設(shè)計(jì)與優(yōu)化方法。內(nèi)容包括：ARM處理器基礎(chǔ)；ARM/Thumb指令集；C語(yǔ)言與匯編語(yǔ)言程序的設(shè)計(jì)與優(yōu)化；基本運(yùn)算、操作的優(yōu)化；基于ARM的DSP；異常與中斷處理；固件與嵌入式OS；cache與存儲(chǔ)器管理；ARMv6體系結(jié)構(gòu)的特點(diǎn)等。全書(shū)內(nèi)容完整，針對(duì)各種不同的ARM內(nèi)核系統(tǒng)結(jié)構(gòu)都有詳盡論述，并有大量的例子和源代碼。附錄給出了完

標(biāo)簽： ARM 嵌入式系統(tǒng)開(kāi)發(fā) 軟件設(shè)計(jì)

上傳時(shí)間： 2013-04-24

上傳用戶(hù)：763274289
ARM嵌入式系統(tǒng)開(kāi)發(fā)—軟件設(shè)計(jì)與優(yōu)化

·作者： (美)Andrew/N.Sloss；沈建華譯出版社：北京航空航天大學(xué)出版社出版日期： 2005-05 如果你想去做一位專(zhuān)業(yè)的ARM開(kāi)發(fā)者，建議你可以讀下這本書(shū)，曾經(jīng)在部門(mén)開(kāi)發(fā)ARM的我們，基本上是人手一本，這本比杜春雷的《ARM體系結(jié)構(gòu)與編程》好很多，畢竟是ARM的系統(tǒng)開(kāi)發(fā)，后面包括了Cache和內(nèi)存管理，杜春雷的那本只是把ARM公司的一些SPEC翻譯了一下，當(dāng)然周立功的

標(biāo)簽： ARM 嵌入式系統(tǒng)開(kāi)發(fā) 軟件設(shè)計(jì)

上傳時(shí)間： 2013-05-27

上傳用戶(hù)：shenlan
HyperLynx仿真軟件在主板設(shè)計(jì)中的應(yīng)用

信號(hào)完整性問(wèn)題是高速PCB 設(shè)計(jì)者必需面對(duì)的問(wèn)題。阻抗匹配、合理端接、正確拓?fù)浣Y(jié)構(gòu)解決信號(hào)完整性問(wèn)題的關(guān)鍵。傳輸線上信號(hào)的傳輸速度是有限的，信號(hào)線的布線長(zhǎng)度產(chǎn)生的信號(hào)傳輸延時(shí)會(huì)對(duì)信號(hào)的時(shí)序關(guān)系產(chǎn)生影響，所以PCB 上的高速信號(hào)的長(zhǎng)度以及延時(shí)要仔細(xì)計(jì)算和分析。運(yùn)用信號(hào)完整性分析工具進(jìn)行布線前后的仿真對(duì)于保證信號(hào)完整性和縮短設(shè)計(jì)周期是非常必要的。在PCB 板子已焊接加工完畢后才發(fā)現(xiàn)信號(hào)質(zhì)量問(wèn)題和時(shí)序問(wèn)題，是經(jīng)費(fèi)和產(chǎn)品研制時(shí)間的浪費(fèi)。1.1 板上高速信號(hào)分析我們?cè)O(shè)計(jì)的是基于PowerPC 的主板，主要由處理器MPC755、北橋MPC107、北橋PowerSpanII、VME 橋CA91C142B 等一些電路組成，上面的高速信號(hào)如圖2-1 所示。板上高速信號(hào)主要包括：時(shí)鐘信號(hào)、60X 總線信號(hào)、L2 Cache 接口信號(hào)、Memory 接口信號(hào)、PCI 總線0 信號(hào)、PCI 總線1 信號(hào)、VME 總線信號(hào)。這些信號(hào)的布線需要特別注意。由于高速信號(hào)較多，布線前后對(duì)信號(hào)進(jìn)行了仿真分析，仿真工具采用Mentor 公司的Hyperlynx7.1 仿真軟件，它可以進(jìn)行布線前仿真和布線后仿真。

標(biāo)簽： HyperLynx 仿真軟件主板設(shè)計(jì) 中的應(yīng)用

上傳時(shí)間： 2013-11-04

上傳用戶(hù)：herog3