本文介紹一種基于ST72141 專用電機控制芯片的無刷直流電動機控制系統，簡述了其自有的反電動勢檢測原理及實現該系統控制的硬件設計和軟件設計。無刷直流電動機由于轉子采用永磁材料勵磁，無
上傳時間： 2013-06-05
上傳用戶：hgy9473
該論文介紹二次雷達的基本概念、發展歷史、工作流程和運作機理以及單脈沖二次雷達的系統原理,并且對傳統的單脈沖二次雷達應答信號處理器的硬件結構進行改進,提出一種全新的應答處理器硬件結構,即FPGA+DSP的混合結構.這種硬件結構的特點是結構靈活,有較強的通用性.該論文圍繞FPGA+DSP這種數字信號處理的硬件結構,闡述了它在單脈沖二次雷達應答數字信號處理器中的應用,使用VHDL語言設計FPGA程序,并且給出主要模塊的仿真結果.FPGA主要完成距離計數、方位計數、脈沖分解、產生應答數據送給DSP、與PC104交換報表等功能.長時間的成功試驗表明,基于FPGA和DSP技術的二次雷達應答信號處理器在3毫秒內可以同時處理四個重疊應答,計算所接收的每一個脈沖的到達方向,得到真實脈沖并且給出脈沖置信度.系統達到了預期的目的.該課題的另外一個重要意義是對傳統的二次監視雷達應答信號處理器進行了改進,使單脈沖二次雷達系統的應答處理能力在可靠性、穩定性和系統精度三個方面有質的飛躍.
上傳時間： 2013-04-24
上傳用戶：gokk
加密算法一直在信息安全領域起著無可替代的作用,它直接影響著國家的未來和發展.隨著密碼分析水平、芯片處理能力和計算技術的不斷進步,原有的數據加密標準(DES)算法及其變形的安全強度已經難以適應新的安全需要,其實現速度、代碼大小和跨平臺性均難以繼續滿足新的應用需求.在未來的20年內,高級加密標準(AES)將替代DES成為新的數據加密標準.高級加密標準算法是采用對稱密鑰密碼實現的分組密碼,支持128比特分組長度及128比特、192比特與256比特可變密鑰長度.無論在反饋模式還是在非反饋模式中使用AES算法,其軟件和硬件對計算環境的適應性強,性能穩定,密鑰建立時間優良,密鑰靈活性強.存儲需求量低,即使在空間有限的環境使用也具備良好的性能.在分析高級加密標準算法原理的基礎上,描述了圈變換及密鑰擴展的詳細編制原理,用硬件描述語言(VHDL)描述了該算法的整體結構和算法流程.詳細論述了分組密碼的兩種運算模式(反饋模式和非反饋模式)下算法多種體系結構的實現原理,重點論述了基本體系結構、循環展開結構、內部流水線結構、外部流水線結構、混合流水線結構及資源共享結構等.最后在XILINX公司XC2S300E芯片的基礎上,采用自頂向下設計思想,論述了高級加密標準算法的FPGA設計方法,提出了具體模塊劃分方法并對各個模塊的實現進行了詳細論述.圈變換采用內部流水線結構,多個圈變換采用資源共享結構,密鑰調度與加密運算并行執行.占用芯片面積及引腳資源較少,在芯片選型方面具有很好的適應性.
上傳時間： 2013-06-20
上傳用戶：fairy0212
近年來，人們對無線數據和多媒體業務的需求迅猛增加，促進了寬帶無線通信新技術的發展和應用。正交頻分復用 (Orthogonal Frequency Division Multiolexing，OFDM)技術已經廣泛應用于各種高速寬帶無線通信系統中。然而 OFDM 系統相比單載波系統更容易受到頻偏和時偏的影響，因此如何有效地消除頻偏和時偏，實現系統的時頻同步是 OFDM 系統中非常關鍵的技術。 本文討論了非同步對 OFDM 系統的影響，分析了當前用于 OFDM 系統中基于數據符號的同步算法，并簡單介紹非基于數據符號同步技術。基于數據符號的同步技術通過加入訓練符號或導頻等附加信息，并利用導頻或訓練符號的相關性實現時頻同步。此算法由于加入了附加信息，降低了帶寬利用率，但同步精度相對較高，同步捕獲時間較短。 隨著電子芯片技術的快速發展，電子設計自動化 (Electronic DesignAutomation，EDA) 技術和可編程邏輯芯片 (FPGA/CPLD) 的應用越來越受到大家的重視，為此文中對 EDA 技術和 Altera 公司制造的 FPGA 芯片的原理和結構特點進行了闡述，還介紹了在相關軟件平臺進行開發的系統流程。 論文在對基于數據符號三種算法進行較詳細的分析和研究的基礎上，尤其改進了基于導頻符號的同步算法之后，利用 Altera 公司的 FPGA 芯片EP1S25F102015 在 OuartusⅡ5.0 工具平臺上實現了 OFDM 同步的硬件設計，然后進行了軟件仿真。其中對基于導頻符號同步的改進算法硬件設計過程了進行了詳細闡述。不僅如此，對于基于 PN 序列幀的同步算法和基于循環前綴 (Cycle Prefix，CP) 的極大似然 (Maximam Likelihood,ML)估計同步算法也有具體的仿真實現。 最后，文章還對它們進行了比較，基于導頻符號同步設計的同步精度比較高，但是耗費芯片的資源多，另一個缺點是沒有頻偏估計，因此運用受到一定限制。基于 PN 序列幀的同步設計使用了最少的芯片資源，但要提取 PN 序列中的信號數據有一定困難。基于循環前綴的同步設計占用了芯片 I/O 腳稍顯多。這幾種同步算法各有優缺點，但可以根據不同的信道環境選用它們。
上傳時間： 2013-04-24
上傳用戶：斷點PPpp
·摘要： 介紹了通過Clarke和Park變換,可將靜止坐標系中三相交流電流ia、ib和ic變換成靜止坐標系中的二相交流電流iα、iβ,再將iα、iβ變換成與轉子磁鏈同步旋轉的坐標系中的二相直流電流isb、isq,給出Clarke和Park變換的數學表達式,在數據信號處理器(DSP)TMS320C240上實現了該種變換.
上傳時間： 2013-06-15
上傳用戶：liuwei6419
·詳細說明：本文章說明一個可以快速識別和產生DTMF的DSP算法原理！里面詳細說明了DTMF的原理和算法公式- This article explained may fast distinguish and have the DTMF DSP algorithm principle! Inside specify DTMF principle and algorithm formula
上傳時間： 2013-04-24
上傳用戶：lw852826
本文講述了DTMF信號收發芯片MT8888的原理及應用
上傳時間： 2013-08-06
上傳用戶：fudong911
介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設計實現。采用了狀態機和流水線技術，使得在面積和速度上達到最佳優化；添加了輸入和輸出接口的設計以增強該算法應用的靈活性。各模塊均用硬件描述語言實現，最終下載到FPGA芯片Stratix EP1S25F780C5中。
上傳時間： 2013-08-20
上傳用戶：HGH77P99
為了提高數字集成電路芯片的驅動能力，采用優化比例因子的等比緩沖器鏈方法，通過Hspice軟件仿真和版圖設計測試，提出了一種基于CSMC 2P2M 0.6 μm CMOS工藝的輸出緩沖電路設計方案。本文完成了系統的電原理圖設計和版圖設計，整體電路采用Hspice和CSMC 2P2M 的0.6 μm CMOS工藝的工藝庫（06mixddct02v24）仿真，基于CSMC 2P2M 0.6 μm CMOS工藝完成版圖設計，并在一款多功能數字芯片上使用，版圖面積為1 mm×1 mm，并參與MPW（多項目晶圓）計劃流片，流片測試結果表明，在輸出負載很大時，本設計能提供足夠的驅動電流，同時延遲時間短、并占用版圖面積小。
上傳時間： 2013-10-09
上傳用戶：小鵬
本文論述了窗式看門狗芯片的工作原理，在實際中與單片機的接口，并給出了窗式看門狗定時功能的實現。
標簽： V6155
上傳時間： 2014-01-17
上傳用戶：大灰狼123456
