<button id="ekagc"></button>
基于stm32f103ze+WS2812b可調控RGB燈，使用spI+dma進行調光
上傳時間： 2022-05-21
上傳用戶：默默
特點:o ARM? Cortex?-M4 CPU 平臺o 高達150MHz 的高性能Cortex?-M4 處理器o 集成FPU 和MPUo 內存o 512KB 片上SRAMo 2KB 至512KB 可編程保持存儲區o 閃存o 1MB 集成閃存o 原地執行NOR 閃存接口，在閃存中執行時接近0 等待狀態o 供電和復位管理系統o 片上穩壓器，支持1.7V-3.6V 輸入o 上電復位（POR）o 時鐘管理o 10-30MHz 晶體振蕩器o 內部16MHz RCo 32kHz 晶體振蕩器o 內部32kHz RCo 具有可編程輸出頻率的低功耗PLLo 通用DMA：具有硬件流控制的8 通道DMA 控制器o 安全o 使用TRNG（真隨機數發生器）的簡單加密引擎o 定時器/計數器o 1x 系統節拍定時器o 4x 32 位定時器o 1x 看門狗定時器o 功耗（待確認）o 滿載：待定uA/MHz @ 25°Co 運行：待定uA /MHz @ 25°Co 停止：待定@ 25°Co 保留：待定@ 25°C，32kB 保留存儲器o 待機：待定@ 25°C，內部32kHz RCo 12 位逐次逼近寄存器（SAR）ADCo 每秒最多2M 樣本o 可通過8:1 多路復用器選擇輸入o 1 個帶有集成PHY 的USB 2.0 高速雙角色端口o 兩個SD / SDIO 主機接口o SD/SDIO 2.0 模式：時鐘高達50MHzo LCD 控制器o 分辨率高達480x320o 6800 和8080 異步模式（8 位）o JTAG 調試功能o 3 個PWM（6 個輸出），3 個捕捉和3 個QEP 模塊o 4x UART，帶有HW 流控制，最高可達4Mbpso 3x I2C，支持Fast Mode+（1000kbps）o 2x I2S 接口o 3x SPI 主器件高達25MHz，1x SPI 從器件高達10MHzo 32 個GPIOo 68 引腳QFN 封裝o 溫度范圍：-40 至85°C4.1 帶FPU 內核的ARM?CORTEX?-M4帶有FPU 處理器的ARM?Cortex?-M4 是一款32 位RISC 處理器，具有出色的代碼和功率效率。它支持一組DSP 指令，以允許高效執行信號處理算法，非常適合于可穿戴和其他嵌入式市場。集成的單精度FPU（浮點單元）便于重用第三方庫，從而縮短開發時間。內部內存保護單元（MPU）用于管理對內的訪問，以防止一個任務意外破壞另一個活動任務使用的內存。集成緊密耦合的嵌套向量中斷控制器，提供多達16 個優先級。4.2 系統內存Bock 包含512kB 零等待狀態SRAM，非常適合于當今算法日益增長的需求。同時，內存被細分為更小的區，從而可以單獨地關閉以降低功耗。4.3 閃存和XIP 單元提供1MB 的集成NOR 閃存，以支持CPU 直接執行。為了提高性能，XIP 單元具有集成的緩存系統。緩沖內存與系統內存共享。與從系統內存運行性能相比，XIP 單元使得許多應用程序的運行接近100％。4.4 ROM集成ROM 固件包含通過NOR 閃存正常引導所需的引導加載程序，支持用于批量生產的閃存編程，還包括用于調試目的的UART 和USB 啟動功能。
標簽： tg401
上傳時間： 2022-06-06
上傳用戶：qdxqdxqdxqdx
zynq系列內容非常豐富的一本書第1章Zynq-7000 SoC設計導論第2章AMBA協議規范第3章Zynq-7000系統公共資源及特性第4章Zynq調試和測試子系統第5章Cortex-A9處理器及指令集第6章Cortex-A9片上存儲器系統結構和功能第7章Zynq-7000 SoC的Vivado基本設計流程第8章ARM GPIO的原理和控制實現第9章Cortex-A9異常與中斷原理及實現第10章Cortex-A9定時器原理及實現第11章Cortex-A9 DMA控制器原理及實現第12章Cortex-A9安全性擴展第13章Cortex-A9 NEON原理及實現第14章Cortex-A9外設模塊結構及功能第15章Zynq-7000內的可編程邏輯資源第16章Zynq-7000內的互聯結構第17章Zynq-7000 SoC內定制簡單AXI-Lite IP第18章Zynq-7000 SoC內定制復雜AXI LITE IP第19章Zynq-7000 AXI HP數據傳輸原理及實現第20章Zynq-7000 ACP數據傳輸原理及實現第21章Zynq-7000軟件和硬件協同調試原理及實現第22章Zynq-7000 SoC啟動和配置原理及實現第23章Zynq-7000 SoC內XADC原理及實現第24章Linux開發環境的構建第25章構建Zynq-7000 SoC內Ubuntu硬件運行環境第26章構建Zynq-7000 SoC內Ubuntu軟件運行環境第27章Linux環境下簡單字符設備驅動程序的開發第28章Linux環境下包含中斷機制驅動程序的開發第29章Linux環境下圖像處理系統的構建
上傳時間： 2022-06-10
上傳用戶：
第9章 通用IO接口.wmv 32.3M第8章 嵌入式系統UC OS-Ⅱ.wmv 27.9M第7章 嵌入式實時操作系統FREERTOS.wmv 44M第6章 基于ARM CORTEX-M3的STM32應用編程.wmv 32.9M第5章 ARM CORTEX-M3指令集.wmv 26M第4章 搭建ARM嵌入式開發平臺.wmv 48.9M第3章 ARM處理器構架.wmv 42.7M第2章 嵌入式操作系統簡介.wmv 43.9M第23章 嵌入式系統UC OS-Ⅱ的移植.wmv 18.5M第22章 嵌入式實時操作系統FREERTOS的移植.wmv 17.8M第21章 電源控制(PWR).wmv 25.7M第20章 DMA控制器.wmv 18.2M第1章 嵌入式系統開發概述.wmv 40.5M第19章 備份寄存器(BKP).wmv 16.1M第18章 看門狗系統.wmv 20.7M第17章 時鐘控制系統.wmv 32.6M第16章 高級控制定時器系統.wmv 45.9M第15章 通用定時器系統.wmv 35.2M第14章 同步串行通信接口.wmv 35.5M第13章 異步串行通信接口.wmv 38.7M第12章 中斷系統.wmv 33M第11章 ADC系統.wmv 50.4M第10章 FLASH.wmv 23.6M
標簽： 嵌入式
上傳時間： 2022-06-14
上傳用戶：
將STM32的I2S口配置成32BIT/64fs格式的數據，以48k/44.1k/16k等可配置速率輸出。程序中包含了CAN接收，ADC內容控制輸出頻率和音量，DMA模式I2S輸出等內容。此程序已經經過驗證。
上傳時間： 2022-06-15
上傳用戶：
本文主要由7 項內容介紹SPI并會在最后附上測試源碼供參考：1. SPI的通信協議2. SPI通信初始化(以STM32為從機， LPC1114為主機介紹)3. SPI的讀寫函數4. SPI的中斷配置5. SPI的SMA操作6. 測試源碼7. 易出現的問題及原因和解決方法一、SPI的通信協議SPI（Serial Peripheral Interface）是一種串行同步通訊協議，由一個主設備和一個或多個從設備組成，主設備啟動一個與從設備的同步通訊，從而完成數據的交換。SPI 接口一般由4 根線組成， CS片選信號（有的單片機上也稱為NSS），SCLK時鐘信號線， MISO數據線（主機輸入從機輸出），MOSI數據線（主機輸出從機輸入） ，CS 決定了唯一的與主設備通信的從設備，如沒有CS 信號，則只能存在一個從設備，主設備通過產生移位時鐘信號來發起通訊。通訊時主機的數據由MISO輸入，由MOSI輸出，輸入的數據在時鐘的上升或下降沿被采樣，輸出數據在緊接著的下降或上升沿被發出（具體由SPI的時鐘相位和極性的設置而決定） 。二、以STM32為例介紹SPI通信1. STM32f103 帶有3 個SPI模塊其特性如下：2 SPI
上傳時間： 2022-06-22
上傳用戶：
一、STM32CubeMX 相關配置如下圖1、配置TX和RX管腳。選著異步通訊2、設置基本參數3、進入配置界面配置DMA 將RX配置為循環模式， TX 配置為正常模式4、點擊自動生成代碼5、簡單通訊代碼如下5、Keil 相關配置最后點擊調試最后演示結果：
上傳時間： 2022-06-24
上傳用戶：
pwm+dma的方式控制，實現全彩變化。
上傳時間： 2022-07-02
上傳用戶：zhaiyawei
MT2625 DatasheetVersion: 1.2Release date: 31 January 2018NB-IoT transceiver? Compliant with 3GPP R13/R14 NB-IoT standard? Supports DL 200kHz bandwidth/UL single tone and multi-tone? Supported RF bands: B1/B2/B3/B5/B8/B11/B12/B13/B17/B18/B19/B20/B21/B25/B26/B28/B31/B66/B70/B71? Supports PSM and eDRX modeMicrocontroller subsystem? ARM? Cortex?-M4 with FPU and MPU? 14 DMA channels? One RTC timer, one 64-bit and five 32-bit general purpose timers? Development support: SWD, JTAG? Crypto engineo AES 128, 192, 256 bitso DES, 3DESo MD5, SHA-1, 224, 256, 384, 512? True random number generator? JTAG password protection
標簽： MT2625
上傳時間： 2022-07-04
上傳用戶：
1.深入研究PCIe和千兆以太網，了解PCIe和千兆以太網的技術優勢，具體分析PCle和千兆以太網的傳輸協議，詳細說明PCleTLP數據包格式和以太網標2.完成PCIe DMA數據傳輸系統設計。設計方案主要包括兩大部分，分別是FPGA端Verilog邏輯模塊開發以及PC端的驅動和C應用程序開發。FPGA端基于PCle IP Core完成了發送接收引擎模塊、寄存器讀寫控制模塊和FIFO讀寫控制模塊的設計。定義了相應模塊的接口，并分析了數據傳輸的時序。PC端采用WinDriver進行PCle的驅動開發，并根據WinDriver提供的驅動API函數完成C應用程序的設計。3.完成千兆以太網數據傳輸系統設計。設計方案也主要包括兩大部分，分別是FPGA端Verilog邏輯模塊開發以及PC端Winpcap應用程序開發。FPGA端基于嵌入式三態以太網MACIPCore，設計了發送接收引擎模塊、FIFO讀寫控制模塊和物理接口模塊。定義了相應模塊的接口，并分析了數據傳輸經過Locallink接口和Client用戶接口上的傳輸時序。PC端采用Winpcap提供的網絡編程完成了C應用程序的設計，實現了捕獲FPGA端發送的數據包以及發送原始數據包至FPGA端的功能。4.PCIe DMA數據傳輸系統和千兆以太網數據傳輸系統在Xilinx ML507開發板上進行了性能測試。記錄FPGA與PC間進行讀寫測試的結果，驗證這兩個系統的可用性和穩定性，最后分析了影響系統傳輸速率的原因以及系統目前仍存在的不足。
上傳時間： 2022-07-11
上傳用戶：xsr1983
<rt id="gqisq"></rt>
<li id="gqisq"></li>