產生壞塊的原因是因為NAND Flash的工藝不能保證NAND的Memory Array在其生命周期中保持性能的可靠，所以，在NAND的生產中及使用過程中會產生壞塊。
標簽： NAND_Flash
上傳時間： 2013-10-24
上傳用戶：wojiaohs
TLC2543是TI公司的12位串行模數轉換器，使用開關電容逐次逼近技術完成A/D轉換過程。由于是串行輸入結構，能夠節省51系列單片機I/O資源；且價格適中，分辨率較高，因此在儀器儀表中有較為廣泛的應用。 TLC2543的特點 （1）12位分辯率A/D轉換器； （2）在工作溫度范圍內10μs轉換時間； （3）11個模擬輸入通道； （4）3路內置自測試方式； （5）采樣率為66kbps； （6）線性誤差±1LSBmax； （7）有轉換結束輸出EOC； （8）具有單、雙極性輸出； （9）可編程的MSB或LSB前導； （10）可編程輸出數據長度。 TLC2543的引腳排列及說明 TLC2543有兩種封裝形式：DB、DW或N封裝以及FN封裝，這兩種封裝的引腳排列如圖1，引腳說明見表1 TLC2543電路圖和程序欣賞 #include<reg52.h> #include<intrins.h> #define uchar unsigned char #define uint unsigned int sbit clock=P1^0; sbit d_in=P1^1; sbit d_out=P1^2; sbit _cs=P1^3; uchar a1,b1,c1,d1; float sum,sum1; double sum_final1; double sum_final; uchar duan[]={0x3f,0x06,0x5b,0x4f,0x66,0x6d,0x7d,0x07,0x7f,0x6f}; uchar wei[]={0xf7,0xfb,0xfd,0xfe}; void delay(unsigned char b) //50us { unsigned char a; for(;b>0;b--) for(a=22;a>0;a--); } void display(uchar a,uchar b,uchar c,uchar d) { P0=duan[a]|0x80; P2=wei[0]; delay(5); P2=0xff; P0=duan[b]; P2=wei[1]; delay(5); P2=0xff; P0=duan[c]; P2=wei[2]; delay(5); P2=0xff; P0=duan[d]; P2=wei[3]; delay(5); P2=0xff; } uint read(uchar port) { uchar i,al=0,ah=0; unsigned long ad; clock=0; _cs=0; port<<=4; for(i=0;i<4;i++) { d_in=port&0x80; clock=1; clock=0; port<<=1; } d_in=0; for(i=0;i<8;i++) { clock=1; clock=0; } _cs=1; delay(5); _cs=0; for(i=0;i<4;i++) { clock=1; ah<<=1; if(d_out)ah|=0x01; clock=0; } for(i=0;i<8;i++) { clock=1; al<<=1; if(d_out) al|=0x01; clock=0; } _cs=1; ad=(uint)ah; ad<<=8; ad|=al; return(ad); } void main() { uchar j; sum=0;sum1=0; sum_final=0; sum_final1=0; while(1) { for(j=0;j<128;j++) { sum1+=read(1); display(a1,b1,c1,d1); } sum=sum1/128; sum1=0; sum_final1=(sum/4095)*5; sum_final=sum_final1*1000; a1=(int)sum_final/1000; b1=(int)sum_final%1000/100; c1=(int)sum_final%1000%100/10; d1=(int)sum_final%10; display(a1,b1,c1,d1); } }
上傳時間： 2013-11-19
上傳用戶：shen1230
顯卡所處理的信息最終都要輸出到顯示器上，顯卡的輸出接口就是電腦不顯示器之間的橋梁，它負責向顯示器輸出相應的圖像信號。CRT顯示器因為設計制造上的原因，只能接受模擬信號輸入，這就需要顯卡能輸入模擬信號。VGA接口就是顯卡上輸出模擬信號的接口，VGA（Video Graphics Array）接口，也叫D-Sub接口。雖然液晶顯示器可以直接接收數字信號，但為了兼容性，大多數液晶顯示器也配備了VGA接口。 VGA是IBM在1987年隨PS／2機一起推出的一種視頻傳輸標準，具有分辨率高、顯示速率快、顏色豐富等優點，在彩色顯示器領域得到了廣泛的應用。目前VGA技術的應用還主要基亍VGA顯示卡的計算機、筆記本等設備。 根據分辨率丌同，VGA分為VGA（640x480）、SVGA（800x600）、XGA（1024x768）、SXGA（1280x1024）等。
上傳時間： 2013-10-22
上傳用戶：macarco
HIGH SPEED 8051 μC CORE - Pipe-lined Instruction Architecture; Executes 70% of Instructions in 1 or 2 System Clocks - Up to 25MIPS Throughput with 25MHz System Clock - 22 Vectored Interrupt Sources MEMORY - 4352 Bytes Internal Data RAM (256 + 4k) - 64k Bytes In-System Programmable FLASH Program Memory - External Parallel Data Memory Interface – up to 5Mbytes/sec DIGITAL PERIPHERALS - 64 Port I/O; All are 5V tolerant - Hardware SMBusTM (I2CTM Compatible), SPITM, and Two UART Serial Ports Available Concurrently - Programmable 16-bit Counter/Timer Array with 5 Capture/Compare Modules - 5 General Purpose 16-bit Counter/Timers - Dedicated Watch-Dog Timer; Bi-directional Reset CLOCK SOURCES - Internal Programmable Oscillator: 2-to-16MHz - External Oscillator: Crystal, RC, C, or Clock - Real-Time Clock Mode using Timer 3 or PCA SUPPLY VOLTAGE ........................ 2.7V to 3.6V - Typical Operating Current: 10mA @ 25MHz - Multiple Power Saving Sleep and Shutdown Modes 100-Pin TQFP (64-Pin Version Available) Temperature Range: –40°C to +85°C
標簽： C8051F020
上傳時間： 2013-10-12
上傳用戶：lalalal
對于瀝青混凝土攤鋪機自動找平控制系統來說，數字式控制系統的研制是目前的一個方向。介紹了一種基于CAN總線的數字式自動找平控制系統。該系統以CAN總線作為通信方式，PWM控制信號通過C8051F040單片機內部PCA可編程計數器陣列產生，并具有結構簡單、信號穩定、實時性強、易擴展的特點。通過硬件實現和系統運行達到了比較理想的控制效果，驗證了系統的可行性。 Abstract: A digital auto-leveling control system based on CAN Bus is introduced.It uses CAN Bus as the method of communication and creates PWM signals by programmable counter array in C8051F040 microcontroller. The system is simple, stable, real-time and expansive.
上傳時間： 2013-10-09
上傳用戶：ligi201200
The CAT25128 is a 128−Kb Serial CMOS EEPROM device internally organized as 16Kx8 bits. This features a 64−byte page write buffer and supports the Serial Peripheral Interface (SPI) protocol. The device is enabled through a Chip Select (CS) input. In addition, the required bus signals are clock input (SCK), data input (SI) and data output (SO) lines. The HOLD input may be used to pause any serial communication with the CAT25128 device. The device featuressoftware and hardware write protection, including partial as well as full array protection.
上傳時間： 2013-11-15
上傳用戶：fklinran
C51 中的關鍵字關鍵字 用途 說明auto 存儲種類說明 用以說明局部變量，缺省值為此break 程序語句 退出最內層循環case 程序語句 Switch 語句中的選擇項char 數據類型說明 單字節整型數或字符型數據const 存儲類型說明 在程序執行過程中不可更改的常量值continue 程序語句 轉向下一次循環default 程序語句 Switch 語句中的失敗選擇項do 程序語句 構成do..while 循環結構double 數據類型說明 雙精度浮點數else 程序語句 構成if..else 選擇結構enum 數據類型說明 枚舉extern 存儲種類說明 在其他程序模塊中說明了的全局變量flost 數據類型說明 單精度浮點數for 程序語句 構成for 循環結構goto 程序語句 構成goto 轉移結構if 程序語句 構成if..else 選擇結構int 數據類型說明 基本整型數long 數據類型說明 長整型數register 存儲種類說明 使用CPU 內部寄存的變量return 程序語句 函數返回short 數據類型說明 短整型數signed 數據類型說明 有符號數，二進制數據的最高位為符號位sizeof 運算符 計算表達式或數據類型的字節數static 存儲種類說明 靜態變量struct 數據類型說明 結構類型數據swicth 程序語句 構成switch 選擇結構typedef 數據類型說明 重新進行數據類型定義union 數據類型說明 聯合類型數據unsigned 數據類型說明 無符號數數據void 數據類型說明 無類型數據volatile 數據類型說明 該變量在程序執行中可被隱含地改變while 程序語句 構成while 和do..while 循環結構ANSIC 標準關鍵字關鍵字 用途 說明bit 位標量聲明 聲明一個位標量或位類型的函數sbit 位標量聲明 聲明一個可位尋址變量
標簽： C51
上傳時間： 2013-10-08
上傳用戶：waves_0801
keil 使用筆記:在Memory窗口上輸入address_type:address才能看到正確地址的變量debug～perfermance analyzer加入要察看的模塊名稱，然后view～perfermance analyzer window 可以察看各個模塊運行時間①Display address_type:address B:Bit address C:Code Memory Bx:Code Bank D D：80H 命令可以查看特殊寄存器 data D I：0 命令可以查看內部RAM數據iData； D X：0 命令可以查看外部RAM數據xData； ②R1 //顯示R1 register ~R1 //顯示變量R1 R1 = R7 //對寄存器Rx操作R1 = --R7 R1 = 0x20 ③main //顯示main()的開始地址d main //顯示main()的代碼④向RAM.ROM中寫數據Enter data_type address_type:address expr,expr.... data_type:int char double float long E char data:0x20 1,2,3,4 //向data區0x20開始的地址寫1,2,3,4 變量放在RAM的30H，要把定義放在main前面!另外特別注意，內部RAM通常供C程序存放中間變量等，所以一定要看看編譯后的程序中是否存在存儲單元沖突的情況，比如如果程序中 使用了別的寄存器組的話，08-1FH單元就不能用了unsigned long data i _at_ 0x30
上傳時間： 2013-11-05
上傳用戶：dongqiangqiang
狀態機設計:8.1.1 數據類型定義語句TYPE語句的用法如下：TYPE 數據類型名IS 數據類型定義OF 基本數據類型;或TYPE 數據類型名IS 數據類型定義;TYPE st1 IS ARRAY ( 0 TO 15 ) OF STD_LOGIC ;TYPE week IS (sun，mon，tue，wed，thu，fri，sat) ; 8.1.1 數據類型定義語句TYPE m_state IS ( st0，st1，st2，st3，st4，st5 ) ;SIGNAL present_state，next_state : m_state ;TYPE BOOLEAN IS (FALSE，TRUE) ；TYPE my_logic IS ( '1' ，'Z' ，'U' ，'0' ) ;SIGNAL s1 : my_logic ;s1 <= 'Z' ;SUBTYPE 子類型名IS 基本數據類型RANGE 約束范圍;SUBTYPE digits IS INTEGER RANGE 0 to 9 ;
標簽： 狀態
上傳時間： 2013-11-05
上傳用戶：nem567397
In this document, the term Ô60xÕ is used to denote a 32-bit microprocessor from the PowerPC architecture family that conforms to the bus interface of the PowerPC 601ª, PowerPC 603ª, or PowerPC 604 microprocessors. Note that this does not include the PowerPC 602ª microprocessor which has a multiplexed address/data bus. 60x processors implement the PowerPC architecture as it is speciÞed for 32-bit addressing, which provides 32-bit effective (logical) addresses, integer data types of 8, 16, and 32 bits,and ßoating-point data types of 32 and 64 bits (single-precision and double-precision).1.1 Overview The MPC106 provides an integrated high-bandwidth, high-performance, TTL-compatible interface between a 60x processor, a secondary (L2) cache or additional (up to four total) 60x processors, the PCI bus,and main memory. This section provides a block diagram showing the major functional units of the 106 and describes brießy how those units interact.Figure 1 shows the major functional units within the 106. Note that this is a conceptual block diagram intended to show the basic features rather than an attempt to show how these features are physically implemented on the device.
上傳時間： 2013-10-08
上傳用戶：18711024007
