李維的經(jīng)典圖書：ECO類別架構(gòu)和更多的ECO的技巧，歡迎下載！
上傳時間： 2013-12-09
上傳用戶：yuzsu
ECO的入門教材，基于ECO的UML模型驅(qū)動的數(shù)據(jù)庫應(yīng)用開發(fā)，歡迎下載！
上傳時間： 2015-12-26
上傳用戶：123456wh
ECO的入門教材，基于ECO的UML模型驅(qū)動的數(shù)據(jù)庫應(yīng)用開發(fā)，歡迎下載！
上傳時間： 2014-11-29
上傳用戶：妄想演繹師
ECO的入門教材，基于ECO的UML模型驅(qū)動的數(shù)據(jù)庫應(yīng)用開發(fā)，歡迎下載！
上傳時間： 2013-12-14
上傳用戶：pompey
ECO經(jīng)典入門：李維ECOspace生命周期與對象池機制1。
標(biāo)簽： ECOspace ECO 生命周期 對象
上傳時間： 2015-12-26
上傳用戶：417313137
ECO經(jīng)典教程：李維ECOspace生命周期與對象池機制2
上傳時間： 2015-12-26
上傳用戶：czl10052678
delphi 開發(fā)技術(shù)ECO介紹
標(biāo)簽： delphi ECO 開發(fā)技術(shù)
上傳時間： 2016-01-31
上傳用戶：LIKE
ECO and reverberation matlab codes
標(biāo)簽： reverberation matlab codes ECO
上傳時間： 2013-11-28
上傳用戶：
MENTOR_EE2005_SP3_官方教材 準(zhǔn)備開始使用Expedition Enterprise..........................................................................5 1.1 練習(xí)數(shù)據(jù)準(zhǔn)備.........................................................................................................5 1.2 EE用戶界面介紹....................................................................................................5 2. 原理圖輸入工具DxDesigner的基本操作和配置.......................................................7 2.1 選擇和激活練習(xí)項目.............................................................................................7 2.2 打開原理圖.............................................................................................................8 2.3 項目配置.................................................................................................................8 2.4 基本操作...............................................................................................................11 3. 開始原理圖設(shè)計.........................................................................................................14 3.1 新建原理圖頁.......................................................................................................14 3.2 放置器件...............................................................................................................14 3.3 放置Net以及BUS.................................................................................................17 3.4 使用CSE（Connectivity Spreadsheet Editor） .........................................18 3.5 Expedition Cell Preview ..................................................................................21 3.6 查找網(wǎng)絡(luò)和器件...................................................................................................22 4. 把原理圖數(shù)據(jù)轉(zhuǎn)換為PCB數(shù)據(jù)以及數(shù)據(jù)更新.........................................................23 4.1 查找原理圖中的錯誤...........................................................................................23 4.2 器件Package錯誤，建庫錯誤...........................................................................25 4.3 把CDB數(shù)據(jù)Forward到Expedition中...............................................................26 4.4 ECO－工程更改...................................................................................................28 5. Expedition用戶界面和常用操作介紹.......................................................................30 5.1 Expedition PCB用戶界面.................................................................................30 5.2 常用操作...............................................................................................................34 6. 設(shè)計規(guī)則輸入及管理－CES......................................................................................
標(biāo)簽： MENTOR_EE 2005 SP 教材
上傳時間： 2013-06-04
上傳用戶：ccsp11
PCB設(shè)計問題集錦 問：PCB圖中各種字符往往容易疊加在一起，或者相距很近，當(dāng)板子布得很密時，情況更加嚴(yán)重。當(dāng)我用Verify Design進行檢查時，會產(chǎn)生錯誤，但這種錯誤可以忽略。往往這種錯誤很多，有幾百個，將其他更重要的錯誤淹沒了，如何使Verify Design會略掉這種錯誤，或者在眾多的錯誤中快速找到重要的錯誤。 答：可以在顏色顯示中將文字去掉,不顯示后再檢查;并記錄錯誤數(shù)目。但一定要檢查是否真正屬于不需要的文字。 問： What’s mean of below warning:(6230,8330 L1) Latium Rule not checked: COMPONENT U26 component rule.答：這是有關(guān)制造方面的一個檢查，您沒有相關(guān)設(shè)定，所以可以不檢查。 問： 怎樣導(dǎo)出jop文件？答：應(yīng)該是JOB文件吧？低版本的powerPCB與PADS使用JOB文件。現(xiàn)在只能輸出ASC文件，方法如下STEP：FILE/EXPORT/選擇一個asc名稱/選擇Select ALL/在Format下選擇合適的版本/在Unit下選Current比較好/點擊OK/完成然后在低版本的powerPCB與PADS產(chǎn)品中Import保存的ASC文件，再保存為JOB文件。 問： 怎樣導(dǎo)入reu文件？答：在ECO與Design 工具盒中都可以進行，分別打開ECO與Design 工具盒，點擊右邊第2個圖標(biāo)就可以。 問： 為什么我在pad stacks中再設(shè)一個via:1(如附件）和默認(rèn)的standardvi(如附件）在布線時V選擇1，怎么布線時按add via不能添加進去這是怎么回事，因為有時要使用兩種不同的過孔。答：PowerPCB中有多個VIA時需要在Design Rule下根據(jù)信號分別設(shè)置VIA的使用條件，如電源類只能用Standard VIA等等，這樣操作時就比較方便。詳細(xì)設(shè)置方法在PowerPCB軟件通中有介紹。 問：為什么我把On-line DRC設(shè)置為prevent..移動元時就會彈出(圖2),而你們教程中也是這樣設(shè)置怎么不會呢?答：首先這不是錯誤,出現(xiàn)的原因是在數(shù)據(jù)中沒有BOARD OUTLINE.您可以設(shè)置一個,但是不使用它作為CAM輸出數(shù)據(jù). 問：我用ctrl+c復(fù)制線時怎設(shè)置原點進行復(fù)制，ctrl+v粘帖時總是以最下面一點和最左邊那一點為原點 答： 復(fù)制布線時與上面的MOVE MODE設(shè)置沒有任何關(guān)系,需要在右鍵菜單中選擇,這在PowerPCB軟件通教程中有專門介紹. 問：用(圖4)進行修改線時拉起時怎總是往左邊拉起(圖5)，不知有什么辦法可以輕易想拉起左就左，右就右。答： 具體條件不明,請檢查一下您的DESIGN GRID,是否太大了. 問： 好不容易拉起右邊但是用(圖6)修改線怎么改怎么下面都會有一條不能和在一起，而你教程里都會好好的(圖8)答：這可能還是與您的GRID 設(shè)置有關(guān),不過沒有問題,您可以將不需要的那段線刪除.最重要的是需要找到布線的感覺,每個軟件都不相同,所以需要多練習(xí)。 問： 尊敬的老師:您好！這個圖已經(jīng)畫好了，但我只對（如圖1）一種的完全間距進行檢查，怎么錯誤就那么多，不知怎么改進。請老師指點。這個圖在附件中請老師幫看一下，如果還有什么問題請指出來，本人在改進。謝！！！！！答：請注意您的DRC SETUP窗口下的設(shè)置是錯誤的,現(xiàn)在選中的SAME NET是對相同NET進行檢查,應(yīng)該選擇NET TO ALL.而不是SAME NET有關(guān)各項參數(shù)的含義請仔細(xì)閱讀第5部教程. 問： U101元件已建好，但元件框的拐角處不知是否正確，請幫忙CHECK 答：元件框等可以通過修改編輯來完成。問： U102和U103元件沒建完全，在自動建元件參數(shù)中有幾個不明白：如：SOIC--》silk screen欄下spacing from pin與outdent from first pin對應(yīng)U102和U103元件應(yīng)寫什么數(shù)值，還有這兩個元件SILK怎么自動設(shè)置，以及SILK內(nèi)有個圓圈怎么才能畫得與該元件參數(shù)一致。 答：Spacing from pin指從PIN到SILK的Y方向的距離,outdent from first pin是第一PIN與SILK端點間的距離.請根據(jù)元件資料自己計算。
上傳時間： 2013-10-07
上傳用戶：comer1123
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
