數字均衡器是通訊信道抗碼間干擾的重要環節,這是一個用vhdl寫的代碼以及用SYNPLIFY8.0綜合的RTL電路圖 它包含三個模塊FILTER,ERR_DECISION,ADJUST 希望對大家有用.
標簽: ERR_DECISION SYNPLIFY FILTER ADJUST
上傳時間: 2015-06-09
上傳用戶:cazjing
蟲蟲下載站版權所有 京ICP備2021023401號-1