隨著信息化、網(wǎng)絡(luò)化和智能化的發(fā)展，嵌入式系統(tǒng)和加密技術(shù)成為當(dāng)今熱門的技術(shù)。本文將兩方面的技術(shù)結(jié)合起來(lái)，在對(duì)ARM嵌入式系統(tǒng)和高級(jí)數(shù)據(jù)加密標(biāo)準(zhǔn)算法Rijndael作全面分析的基礎(chǔ)上，對(duì)其應(yīng)用做了研究。 文中首先分析了嵌入式系統(tǒng)和數(shù)據(jù)加密算法的發(fā)展?fàn)顩r，介紹了 ARM微處理器體系結(jié)構(gòu)和 Rijndael 算法原理的相關(guān)知識(shí)。然后，結(jié)合課題研究，詳細(xì)介紹了開(kāi)發(fā)板 SHX-ARM7 的硬件配置和嵌入式軟件開(kāi)發(fā)環(huán)境的建立，包括 ADS1.2和超級(jí)終端的設(shè)置。 文中深入研究了嵌入式操作系統(tǒng)的移植和 Rijndael 算法在開(kāi)發(fā)板上的編程實(shí)現(xiàn)，給出了仿真實(shí)驗(yàn)結(jié)果。選擇移植的μC/OS-Ⅱ操作系統(tǒng)具有良好的實(shí)時(shí)性、可擴(kuò)展性和可移植性，為進(jìn)一步的嵌入式應(yīng)用打下基礎(chǔ)。Rijndael 算法的實(shí)現(xiàn)分為三大模塊：密鑰擴(kuò)展、加密和解密模塊，其結(jié)果可作為API函數(shù)，在嵌入式加密應(yīng)用軟件編程中直接調(diào)用。 本文對(duì)基于 ARM 的 Rijndael 算法的應(yīng)用進(jìn)行了探討，給出了基于ARM微處理器與Rijndael算法的IC卡數(shù)據(jù)加密系統(tǒng)的設(shè)計(jì)方案，并提出了三種密鑰安全管理方案，經(jīng)比較重點(diǎn)描述了“一卡一密、一次一密”的密碼管理思想。該方法能夠保證每張 IC 卡每次用來(lái)存儲(chǔ)重要數(shù)據(jù)時(shí)的初始密鑰都是隨機(jī)的，在一定程度上增加了破譯難度，提高了安全性。 在結(jié)論中闡述了尚需進(jìn)一步解決的問(wèn)題以及下一步的工作內(nèi)容。
標(biāo)簽： ARM 數(shù)據(jù)加密 應(yīng)用研究 算法
上傳時(shí)間： 2013-07-06
上傳用戶：kjgkadjg
遙感圖像是深空探測(cè)和近地觀測(cè)所得數(shù)據(jù)的重要載體，在軍事和社會(huì)經(jīng)濟(jì)生活領(lǐng)域發(fā)揮著重要作用。由于遙感圖像數(shù)據(jù)量巨大，它的存儲(chǔ)和傳輸已成為遙感信息應(yīng)用中的關(guān)鍵問(wèn)題。圖像壓縮編碼技術(shù)能降低圖像冗余度，從而減小圖像的存儲(chǔ)容量和傳輸帶寬，它的研究對(duì)于遙感圖像應(yīng)用具有重要的現(xiàn)實(shí)意義。CCSDS圖像壓縮算法是空間數(shù)據(jù)系統(tǒng)咨詢委員會(huì)(CCSDS)提出的圖像數(shù)據(jù)壓縮算法。該算法復(fù)雜度較低，并行性好，適合于硬件實(shí)現(xiàn)，能實(shí)現(xiàn)對(duì)空間數(shù)據(jù)的實(shí)時(shí)處理，從而廣泛應(yīng)用于深空探測(cè)和近地觀測(cè)。對(duì)于直接關(guān)系到軍事戰(zhàn)略、經(jīng)濟(jì)建設(shè)等方面的遙感圖像的傳輸，必須對(duì)它進(jìn)行加密處理。AES加密算法是由美國(guó)國(guó)家標(biāo)準(zhǔn)和技術(shù)研究所(NIST)于2000年發(fā)布的數(shù)據(jù)加密標(biāo)準(zhǔn)，它不但能抵抗各種攻擊，保證加密數(shù)據(jù)的安全性，而且易于軟件和硬件實(shí)現(xiàn)。本論文對(duì)CCSDS圖像壓縮算法和AES加密算法進(jìn)行了研究，完成的主要工作包括： (1)研究了CCSDS圖像壓縮算法的原理和結(jié)構(gòu)，用C語(yǔ)言實(shí)現(xiàn)了算法的編解碼器，并與SPIHT算法和JPEG2000算法的性能進(jìn)行了比較。 (2)研究了AES加密算法的原理和結(jié)構(gòu)，用C語(yǔ)言實(shí)現(xiàn)了算法的加解密器。 (3)介紹了實(shí)現(xiàn)CCSDS圖像壓縮算法和AES加密算法的FPGA設(shè)計(jì)所選擇的軟件開(kāi)發(fā)工具、開(kāi)發(fā)語(yǔ)言和硬件開(kāi)發(fā)平臺(tái)。 (4)給出了CCSDS編碼器的FPGA實(shí)現(xiàn)方法和實(shí)現(xiàn)性能。 (5)給出了AES加密器的FPGA實(shí)現(xiàn)方法和實(shí)現(xiàn)性能。 本文設(shè)計(jì)的CCSDS圖像壓縮和AES加密FPGA系統(tǒng)運(yùn)用了流水線設(shè)計(jì)、高速內(nèi)存設(shè)計(jì)、模塊并行化設(shè)計(jì)和模塊串行化設(shè)計(jì)等技術(shù)，在系統(tǒng)速度和資源面積上取得了較好的平衡，達(dá)到了預(yù)期的設(shè)計(jì)目的。
上傳時(shí)間： 2013-07-15
上傳用戶：dylutao
本文以星載圖像數(shù)據(jù)的壓縮與加密為背景，對(duì)CCSDS圖像壓縮算法和AES數(shù)據(jù)加密算法做了深入研究。文章的主要工作包括： (1)實(shí)現(xiàn)了CCSDS圖像壓縮算法的C程序，并且與SPIHT算法和JPEG2000算法在星載圖像壓縮領(lǐng)域做了簡(jiǎn)單的對(duì)比； (2)對(duì)原始CCSDS圖像壓縮算法進(jìn)行了改進(jìn)。實(shí)驗(yàn)結(jié)果表明，改進(jìn)后的算法在提升算法性能的同時(shí)，降低了算法的復(fù)雜度； (3)研究了AES數(shù)據(jù)加密標(biāo)準(zhǔn)，并實(shí)現(xiàn)了該算法的C程序； (4)用VerilogHDL語(yǔ)言實(shí)現(xiàn)了CCSDS圖像壓縮算法和AES數(shù)據(jù)加密算法的編碼器； (5)在FPGA硬件平臺(tái)上，驗(yàn)證了這兩種算法編碼器的正確性和有效性。
上傳時(shí)間： 2013-04-24
上傳用戶：pwcsoft
隨著計(jì)算機(jī)技術(shù)、半導(dǎo)體技術(shù)、微電子技術(shù)技術(shù)的不斷融合，嵌入式系統(tǒng)的應(yīng)用得到了迅猛發(fā)展。本文以嵌入式系統(tǒng)開(kāi)發(fā)為背景，研究基于ARM和μC/OS-II的嵌入式系統(tǒng)及其在加密解密模塊中的應(yīng)用。 本文在介紹了嵌入式系統(tǒng)和硬件實(shí)現(xiàn)Rijndael算法的研究現(xiàn)狀之后，簡(jiǎn)要概述了Rijndael加密算法的結(jié)構(gòu)、輪變換、密鑰擴(kuò)展和該加密模塊選用Rijndael算法的原因以及ARM系列微處理器選型和S3C44BOX芯片體系結(jié)構(gòu)、開(kāi)發(fā)板平臺(tái)的選擇和板上主體硬件電路等相關(guān)內(nèi)容。 在深入地研究了Rijndael加密算法之后以及根據(jù)嵌入式系統(tǒng)的一般要求，本文設(shè)計(jì)了一個(gè)基于ARM和μC/OS-II的嵌入式加密模塊。該加密模塊采用了32位高性能ARM微處理器S3C44BOX為硬件核心，并以嵌入式實(shí)時(shí)操作系統(tǒng)μC/OS-II為軟件平臺(tái)，在ARM ADS1.2環(huán)境下進(jìn)行系統(tǒng)軟件開(kāi)發(fā)。該加密模塊充分地利用了ARM微處理器性能高、功耗低和成本低的優(yōu)勢(shì)以及發(fā)揮了μC/OS-II可移植性好、穩(wěn)定性和可靠性高的優(yōu)點(diǎn)。 本文重點(diǎn)論述了嵌入式加密模塊BootLoader文件的裝載、I/O端口初始化、基于S3C44BOX微處理器的μC/OS-II移植及應(yīng)用軟件部分中任務(wù)和模塊的流程設(shè)計(jì)。在該加密模塊應(yīng)用軟件設(shè)計(jì)部分中，對(duì)各個(gè)任務(wù)的創(chuàng)建、定義、優(yōu)先級(jí)設(shè)置和事件的定義、對(duì)文件的操作進(jìn)行了設(shè)計(jì)，并且按照系統(tǒng)軟件設(shè)計(jì)的流程描述了模塊所有任務(wù)和部分子模塊的功能。
標(biāo)簽： ARM COS 嵌入式 加密系統(tǒng)
上傳時(shí)間： 2013-05-24
上傳用戶：Alibabgu
隨著安全通信數(shù)據(jù)速率的提高,關(guān)鍵數(shù)據(jù)加密算法的軟件實(shí)施成為重要的系統(tǒng)瓶頸.基于FPGA的高度優(yōu)化的可編程的硬件安全性解決方案提供了并行處理能力,并且可以達(dá)到所要求的加密處理性能(每秒的SSL或RSA運(yùn)算次數(shù))基準(zhǔn).網(wǎng)絡(luò)的迅速發(fā)展,對(duì)安全性的需要變得越來(lái)越重要.然而,盡管網(wǎng)絡(luò)技術(shù)進(jìn)步很快,安全性問(wèn)題仍然相對(duì)落后.由于FPGA所提供的設(shè)計(jì)優(yōu)勢(shì),特別是新的高速版本,網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)人員可以在這些網(wǎng)絡(luò)設(shè)備中經(jīng)濟(jì)地實(shí)現(xiàn)安全性支持.FPGA是實(shí)現(xiàn)設(shè)計(jì)靈活性和功能升級(jí)的關(guān)鍵,對(duì)于容錯(cuò)、IPSec協(xié)議和系統(tǒng)接口問(wèn)題而言這兩點(diǎn)非常重要.而且,FPGA還為網(wǎng)絡(luò)系統(tǒng)設(shè)計(jì)人員提供了適應(yīng)不同安全處理功能以及隨著安全技術(shù)的發(fā)展方便地增加對(duì)新技術(shù)支持的能力.標(biāo)準(zhǔn)加密/解決以及認(rèn)證算法,如RC-4、DES、三次DES、MD-5以及安全哈希算法-1(SHA-1)被廣泛用于全球網(wǎng)絡(luò)安全系統(tǒng)中.本文介紹了基于PCI總線的加密卡的研制,硬件板卡的結(jié)構(gòu),著重論述了加密卡上加密模塊的實(shí)現(xiàn),即用FPGA實(shí)現(xiàn)3DES及IDEA、MD5算法的過(guò)程,加密卡的工作原理,加密卡中多種密碼算法的配置原理,最后對(duì)3DES算法及IDEA、MD5算法的實(shí)現(xiàn)進(jìn)行仿真,并繪制了板卡的原理圖,對(duì)PCI接口原理進(jìn)行了闡述.在論文中,首先闡述了數(shù)據(jù)加密原理.介紹了數(shù)據(jù)加密的算法和數(shù)據(jù)加密的技術(shù)發(fā)展趨勢(shì),并重點(diǎn)說(shuō)明了3DES的算法.由于加密卡的生存空間在于其高速的加密性能與便捷的使用方式,所以,我們的加密卡采用的是基于PCI插槽的結(jié)構(gòu),遵從的是PCI2.2規(guī)范,理解并掌握PCI總線的規(guī)范是了解整個(gè)系統(tǒng)的重要一環(huán),本文講述了PCI總線的特點(diǎn)和性能,以及總線的信號(hào).由于遵從高速性的要求,我們?cè)谟布x型的時(shí)候,選用的是TI公司高速DSP T M S 3 2 0 C 5 4 x:T I公司新推出的T M S 3 2 0 C 6 x系列D S P功能強(qiáng),速度也非常快,但目前價(jià)格仍然太高,不適合一般加解密使用.而TMS3 2 0 C 5 4 x系列具有性能適中,價(jià)格低廉,產(chǎn)品成熟等特點(diǎn),是較好的選擇.FPGA選用的XILINX公司的XC2V3000,在隨后的文章中,我們將會(huì)對(duì)這些器件特性做相應(yīng)說(shuō)明.并由此得出電路原理圖的繪制.文章的重點(diǎn)之一在于3DES算法及IDEA、MD5算法的FPGA實(shí)現(xiàn),以Xilinx公司VIRTEXII結(jié)構(gòu)的VXC2V3000為例,闡述用FPGA高速實(shí)現(xiàn)3DES算法及IDEA、MD5算法的設(shè)計(jì)要點(diǎn)及關(guān)鍵部分的設(shè)計(jì).
上傳時(shí)間： 2013-04-24
上傳用戶：qazwsc
這篇論文以數(shù)字電視條件接收系統(tǒng)為研究對(duì)象，系統(tǒng)硬件設(shè)計(jì)以DSP和FPGA為實(shí)現(xiàn)平臺(tái)，采用以DSP實(shí)現(xiàn)其加密算法、以FPGA實(shí)現(xiàn)其外圍電路，對(duì)數(shù)字電視條件接收系統(tǒng)進(jìn)行設(shè)計(jì)。首先根據(jù)數(shù)字電視條件接收系統(tǒng)的原理及其軟硬分離的發(fā)展趨勢(shì)，提出采用 DSP+FPGA結(jié)構(gòu)的設(shè)計(jì)方式，將ECC與AES加密算法應(yīng)用于SK與CW的加密；根據(jù)其原理對(duì)系統(tǒng)進(jìn)行總體設(shè)計(jì)，同時(shí)對(duì)系統(tǒng)各部分的硬件原理圖進(jìn)行詳細(xì)設(shè)計(jì)，并進(jìn)行 PCB設(shè)計(jì)。其次采用從上而下的設(shè)計(jì)方式，對(duì)FPGA實(shí)現(xiàn)的邏輯功能劃分為各個(gè)功能模塊，然后再對(duì)各個(gè)模塊進(jìn)行設(shè)計(jì)、仿真。采用Quartus Ⅱ7.2軟件對(duì)FPGA實(shí)現(xiàn)的邏輯功能進(jìn)行設(shè)計(jì)、仿真。仿真結(jié)果表明：基于通用加擾算法(CSA)的加擾器模塊，滿足TS流加擾要求；塊加密模塊的最高時(shí)鐘頻率達(dá)到229.89MHz，流加密模塊的最高時(shí)鐘頻率達(dá)到331.27MHz，對(duì)于實(shí)際的碼流來(lái)說(shuō)，具有比較大的時(shí)序裕量；DSP接口模塊滿足 ADSP BF-535的讀寫時(shí)序；包處理模塊實(shí)現(xiàn)對(duì)加密后數(shù)據(jù)的包處理。最后對(duì)條件接收系統(tǒng)中加密算法程序采用結(jié)構(gòu)化、模塊化的編程方式進(jìn)行設(shè)計(jì)。 ECC設(shè)計(jì)時(shí)采用C語(yǔ)言與匯編語(yǔ)言混合編程，充分利用兩種編程語(yǔ)言的優(yōu)勢(shì)。將ECC 與AES加密算法在VisualDSP++3.0開(kāi)發(fā)環(huán)境下進(jìn)行驗(yàn)證，并下載至ADSP BF-535評(píng)估板上運(yùn)行。輸出結(jié)果表明：有限域運(yùn)算匯編語(yǔ)言編程的實(shí)現(xiàn)方式，其運(yùn)行速度明顯提高， 192位加法提高380個(gè)時(shí)鐘周期，32位乘法提高92個(gè)時(shí)鐘周期；ECC與AES達(dá)到加密要求。上述工作對(duì)數(shù)字電視條件接收系統(tǒng)的設(shè)計(jì)具有實(shí)際的應(yīng)用價(jià)值。關(guān)鍵詞：條件接收，DSP，F(xiàn)PGA，ECC，AEs
標(biāo)簽： DSPFPGA 數(shù)字電視 條件接收系統(tǒng)
上傳時(shí)間： 2013-07-03
上傳用戶：www240697738
des和3des 算法c語(yǔ)言實(shí)現(xiàn),c語(yǔ)言描述了des和3des的加密和解密過(guò)程，此代碼為成熟代碼，可直接應(yīng)用于工程。
上傳時(shí)間： 2013-07-16
上傳用戶：LSPSL
RSA數(shù)據(jù)加密代碼，用C編寫，已壓縮成RAR格式
標(biāo)簽： RSA 數(shù)據(jù)加密 代碼
上傳時(shí)間： 2014-01-12
上傳用戶：rishian
libGringotts是一個(gè)小型、易于使用的、完全線程的C語(yǔ)言庫(kù)，最初為Gringotts開(kāi)發(fā)。它的目的是將數(shù)據(jù)封閉在一個(gè)加密和壓縮的文件中。它使用加密算法（(RIJNDAEL 128/256, SERPENT, TWOFISH, CAST256, SAFER+, LOKI97, 用于加密的3DES, 以及哈希函數(shù)的SHA1和 RIPEMD-160)來(lái)確保數(shù)據(jù)盡可能安全，并允許用戶對(duì)所有使用的加密、哈希函數(shù)和壓縮算法有完全的控制。
標(biāo)簽： libGringotts C語(yǔ)言 線程
上傳時(shí)間： 2014-12-04
上傳用戶：wlcaption
C＋＋編寫，國(guó)際流行的免費(fèi)加密軟件，OPENSSL－ENGINE0.96源碼
標(biāo)簽： 編寫
上傳時(shí)間： 2015-01-15
上傳用戶：hxy200501
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
