對(duì)多徑信道的仿真 輸入碼元,是一行矩陣,可以是實(shí)數(shù)也可以是復(fù)數(shù) ％fs是輸入碼元的比特率 ％FD是多普勒頻移 ％n_delay是多徑信道的徑數(shù) ％t_delay是多徑信道各徑的時(shí)延時(shí)間 ％p_delay是多徑信道各徑的功率db值
標(biāo)簽： n_delay t_delay 多徑信道 輸入
上傳時(shí)間： 2013-12-31
上傳用戶：lindor
通信信號(hào)相干調(diào)制解調(diào)源碼 Fc=10 ％載頻 Fs=40 ％系統(tǒng)采樣頻率 FD=1 ％碼速率 N=Fs/FD df=10 numSymb=25 ％進(jìn)行仿真的信息代碼個(gè)數(shù) M=2 ％進(jìn)制數(shù)
上傳時(shí)間： 2016-12-08
上傳用戶：nairui21
//結(jié)構(gòu) struct fb_fix_screeninfo finfo struct fb_var_screeninfo vinfo //打開設(shè)備 FD = open["/dev/fb0", O_RDWR] if [!FD] { printf["Cannot open framebuffer device.\n"] exit[1] } //取得固定信息 if [ioctl[FD, FBIOGET_FSCREENINFO, &finfo]] { printf["Error reading fixed information.\n"] exit[1] } if [ioctl[FD, FBIOGET_VSCREENINFO, &vinfo]] { printf["Error reading variable information.\n"] exit[1] }
標(biāo)簽： struct fb_fix_screeninfo fb_var_screeninfo finfo
上傳時(shí)間： 2014-08-16
上傳用戶：gut1234567
b fFD dfgdf FD gdfg d gsdgdsg dsg sdg sdg sg sgsd dfhsdfh sh sh sdg sdgh shdxnfvbcvbxf reh g dbbcb cvb dfb dfbxbcb nf bdFDf dfgdfxg
標(biāo)簽： sdg shdxnfvbcvbxf dfhsdfh gsdgdsg
上傳時(shí)間： 2013-12-14
上傳用戶：米卡
dgFDg gdggFDgFDg gFDg FDgdgdg FD gd
標(biāo)簽： gdggFDgFDg FDgdgdg dgFDg gFDg
上傳時(shí)間： 2017-06-15
上傳用戶：zhangyigenius
利用 FD—CES 實(shí)驗(yàn)儀提供的硬件資源（功能模塊、控制臺(tái)及外設(shè)等），按設(shè)計(jì)、組裝、調(diào)試等步驟研制一臺(tái)微程序控制的實(shí)驗(yàn)計(jì)算機(jī)。
標(biāo)簽： CES 實(shí)驗(yàn)儀 外設(shè) 硬件
上傳時(shí)間： 2014-01-01
上傳用戶：爺?shù)臍赓|(zhì)
高速CAN FD收發(fā)芯片
標(biāo)簽： can FD收發(fā)芯片
上傳時(shí)間： 2022-06-28
上傳用戶：
CAN FD控制器SPI接口
上傳時(shí)間： 2022-06-28
上傳用戶：20125101110
基恩士FD-S流量計(jì)中文說(shuō)明書，日本官網(wǎng)只有日文版。
標(biāo)簽： FD-S流量計(jì) 數(shù)字流量傳感
上傳時(shí)間： 2022-07-02
上傳用戶：
隨著微電子技術(shù)和計(jì)算機(jī)技術(shù)的迅猛發(fā)展，尤其是現(xiàn)場(chǎng)可編程器件的出現(xiàn)，為滿足實(shí)時(shí)處理系統(tǒng)的要求，誕生了一種新穎靈活的技術(shù)——可重構(gòu)技術(shù)。它采用實(shí)時(shí)電路重構(gòu)技術(shù)，在運(yùn)行時(shí)根據(jù)需要，動(dòng)態(tài)改變系統(tǒng)的電路結(jié)構(gòu)，從而使系統(tǒng)既有硬件優(yōu)化所能達(dá)到的高速度和高效率，又能像軟件那樣靈活可變，易于升級(jí)，從而形成可重構(gòu)系統(tǒng)。可重構(gòu)系統(tǒng)的關(guān)鍵在于電路結(jié)構(gòu)可以動(dòng)態(tài)改變，這就需要有合適的可編程邏輯器件作為系統(tǒng)的核心部件來(lái)實(shí)現(xiàn)這一功能。 論文利用可重構(gòu)技術(shù)和“FD-ARM7TDMLCSOC”實(shí)驗(yàn)板的可編程資源實(shí)現(xiàn)了一個(gè)8位微程序控制的“實(shí)驗(yàn)CPU”，將“實(shí)驗(yàn)CPU”與實(shí)驗(yàn)板上的ARMCPU構(gòu)成雙內(nèi)核CPU系統(tǒng)，并對(duì)雙內(nèi)核CPU系統(tǒng)的工作方式和體系結(jié)構(gòu)進(jìn)行了初步研究。 首先，文章研究了8位微程序控制CPU的開發(fā)實(shí)現(xiàn)。通過(guò)設(shè)計(jì)實(shí)驗(yàn)CPU的系統(tǒng)邏輯圖，來(lái)確定該CPU的指令系統(tǒng)，并給出指令的執(zhí)行流程以及指令編碼。“實(shí)驗(yàn)CPU”采用的是微程序控制器的方式來(lái)進(jìn)行控制，因此進(jìn)行了微程序控制器的設(shè)計(jì)，即微指令編碼的設(shè)計(jì)和微程序編碼的設(shè)計(jì)。為利用可編程資源實(shí)現(xiàn)該“實(shí)驗(yàn)CPU”，需對(duì)“實(shí)驗(yàn)CPU”進(jìn)行VHDL描述。 其次，文章進(jìn)行了“實(shí)驗(yàn)CPU”綜合下載與開發(fā)。文章中使用“Synplicity733”作為綜合工具和“Fastchip3.0”作為開發(fā)工具。將“實(shí)驗(yàn)CPU”的VHDL描述進(jìn)行綜合以及下載，與實(shí)驗(yàn)箱上的ARMCPU構(gòu)成雙內(nèi)核CPU，實(shí)現(xiàn)了基于可重構(gòu)技術(shù)的雙內(nèi)核CPU的系統(tǒng)。根據(jù)實(shí)驗(yàn)板的具體環(huán)境，文章對(duì)雙內(nèi)核CPU系統(tǒng)存在的關(guān)鍵問(wèn)題，如“實(shí)驗(yàn)CPU”的內(nèi)存讀寫問(wèn)題、微程序控制器的實(shí)現(xiàn)，以及“實(shí)驗(yàn)CPU'’框架等進(jìn)行了改進(jìn)，并通過(guò)在開發(fā)工具中添加控制模塊和驅(qū)動(dòng)程序來(lái)實(shí)現(xiàn)系統(tǒng)工作方式的控制。 最后，文章對(duì)雙核CPU系統(tǒng)進(jìn)行了功能分析。經(jīng)分析，該系統(tǒng)中兩個(gè)CPU內(nèi)核均可正常運(yùn)行指令、執(zhí)行任務(wù)。利用實(shí)驗(yàn)板上的ARMCPU監(jiān)視用“實(shí)驗(yàn)CPU”的工作情況，如模擬“實(shí)驗(yàn)CPU”的內(nèi)存，實(shí)現(xiàn)機(jī)器碼運(yùn)行，通過(guò)串行口發(fā)送的指令來(lái)完成單步運(yùn)行、連續(xù)運(yùn)行、停止、“實(shí)驗(yàn)CPU"指令文件傳送、“實(shí)驗(yàn)CPU"內(nèi)存修改、內(nèi)存察看等工作，所有結(jié)果可顯示在超級(jí)終端上。該系統(tǒng)通過(guò)利用ARMCPU來(lái)監(jiān)控可重構(gòu)CPU，研究雙核CPU之間的通信，嘗試新的體系結(jié)構(gòu)。
上傳時(shí)間： 2013-04-24
上傳用戶：royzhangsz
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
